• 
Buchreihe Elektronik 166/167 ISBN  3-7724-0436-7 Art.-Nr. 166-167 
©  1980 
-f  ..  ~-verlag  GmbH+Co. Druck KG, Stuttgart 
Satz:  Fotosatz Hauer, Stuttgart 
Druck: Frech, Stuttgart 
Wissenschaftliche Assistenz: 
Professor Otmar Kilgenstein 
Umschlagfoto: Original-Fernsehbild 
eines Schachprogrammes 
(Werkfoto Philips/Valvo) 
Der Verlag bittet zu beachten: 
Unsere Veröffentlichungen  von  Schaltungen  und  Verfahren  erfolgen  ohne 
Rücksicht auf bestehende Patente, da sie nur für Amateur- und Lehrzwecke 
bestimmt sind. Eine gewerbliche Nutzung  ist ausdrücklich untersagt. 
Trotz  sorgfältiger  Überprüfung  aller Schaltungen  und  Angaben  durch  Ver-
fasser und Verlag lassen sich Fehler nie ganz vermeiden. Der Verlag kann des-
halb  weder  eine  Garantie  für  Fehlerlosigkeit  noch  die  juristische  Verant-
wortung oder irgendeine Haftung übernehmen. Verfasser und Verlag sind für 
Hinweise  auf  Fehler  sowie  für Verbesserungs- oder Ergänzungsvorschläge 
dankbar. H. Bernstein 
TV-Computerspiele 
Realisierung der Hard- und Software 
Frech-Verlag Stuttgart 4 
Vorwort 
TV-Computerspiele 
Jeder anspruchsvolle Hobby-Elektroniker möchte sich 
gerne ein Fernsehspiel  in Verbindung mit einem Mikro-
prozessor  aufbauen.  Durch  die  Verwendung  eines 
Mikroprozessors  erhalten  wir  eine  frei  programmier-
bare Steuerung, das heißt wir können unsere Fernseh-
spiele selbst entwickeln. 
Dieses  Buch  beschreibt  die  einzelnen  Bauelemente 
und  die  Zusammenschaltung  eines  frei  programmier-
baren Fernsehcomputers. 
Da es  sich  um  ein Hobbybuch handelt, verzichtet hier 
der Autor bewußt auf die recht komplexe Theorie der 
Mikroprozessoren. 
Falls Fachwörter ohne Erklärung auftauchen, so setzt 
der Autor voraus, daß  diese dem Leser bekannt sind. 
Wer sich gründlicher  in diese Thematik einarbeiten will, 
kann sich  im Literaturverzeichnis dieses Buches infor-
mieren. 
Wichtig! 
Die  in  diesem Buch beschriebenen Schaltungen funk-
tionieren  normalerweise  einwandfrei,  wenn  die  Plati-
nenvorschläge des Autors verwendet werden. 
Bitte beachten Sie den genauenAblauf der Abgleichar-
beiten, damit Ihnen, zum Beispiel beim Fernsehfußball-
spiel, die Bälle nicht aus  dem Bildschirm geschossen 
werden. Inhaltsverzeichnis 
1.  Grundsätzlches zum ~ikro-Fernsehspiel  7  3.  Programmieren des TV-Computers  174 
1.1  Mikroprozessor 2650  13  3.1  Emulator für die Programmentwicklung  174 
1.2  Programmierbares Video-Interface  57  3.2  Spielprogramme  177 
1.3  Synchron-Generator  89  3.2.1  Einzel-Tennis  178 
1.4  CMOS-Analogschalter mit Multiplexer  95  3.2.2  Doppel-Tennis  181 
1.5  Löschbarer und neu programmierbarer  97  3.2.3  Fußball  181 
Festwertspeicher  3.2.4  Tischtennis  182 
3.2.5  Volleyball  183 
2.  Aufbau und Zusammenschaltung  3.2.6  Basketball  183 
des Fernsehcomputers  108  3.2.7  Pinspiele  184 
2.1  Videosummierer  108  3.2.8  Anmerkungen zu  den Spielen  185 
2.2  Mikroprozessor,  3.3  Programm  für  die Ballspiele  185 
programmierbares Video-Interface, 
PAL-Generator und  Befehlsspeicher  4.  Anhang  204 
für den TV-Computer  125  Gesamtstückliste für TV-Computerspiele 
2.3  Tonteil  156  Literaturverzeichnis 
2.4  HF-Modulator  160 
2.5  Netzteil  168 
2.6  Zusammenschaltung des TV-Computers  172 CPU 
2650 
ROM 
Read  Only 
Memory 
6  Bild 1.1  Blockschaltbild des TV-Computers 
t 
I  Eingabe  I 
' 
tirning  USG  2622 
Univer.:sal Sync 
Generator 
PVI  2636  ....__  8,86 MHZ 
Programmabte 
V  t"deo  Interface 
TV 
I 
1s  I 
I 
I 
I  -~·~  I 
"__~,tlming  C~1 
Digital Video 
vtdeo  Summierer 
'  \  13 
\ 
\ 
\ 
~·~  \ 
.... 
Compo.:site 
Video 1.  Grundsätzliches 
zum Mikro-Fernsehspiel 
Der Mikroprozessor 2650  ist das Gehirn des  Fernseh-
spieles. Dieser Mikroprozessor wird in der industriellen 
Elektronik verwendet. Daher kann es beim Beschaffen 
Schwierigkeiten  geben.  Zum  Mikroprozessor  benöti-
gen wir noch weitere Bausteine, die im jeweiligen Kapi-
tel näher beschrieben werden. 
Bild  1.1  zeigt das Blockschaltbild  für das Mikro-Fern-
sehspiel. Der Mikroprozessor  2650  ist die Zentraleinheit 
CPU  (Central Prozessing Unit). Über einen Datenbus, 
Adressenbus und Kontrollbus werden die Daten, Adres-
sen  und  Kontrollfunktionen  zwischen  den  einzelnen 
Funktionsblöcken hergestellt.  ln dem ROM  (Festwert-
speicher)  sind  die  Befehle  und  Daten  für  den  Ablauf 
gespeichert.  Das  PVI  (programmierbares Video-Inter-
face)  ist das Bindeglied zwischen  der Steuerung  und 
dem HF-Teil des Fernsehspieles. Durch den USG  (uni-
verseller Synchromgenerator)  und dem DVS  (digitalen 
Videosignal) ergibt sich eine Zusammenschaltung zwi-
schen dem PVI und dem Ausgangssignal des Fernseh-
spiels. 
Normalerweise  ergeben  sich  durch  den  8,86  MHz-
Quarz keine Probleme wegen der Synchronisation und 
wir erhalten ein stabiles Fernsehbild. Ein Koaxialkabel 
verbindet das Fernsehspiel mit dem Fernsehgerät. 
Der  Bildspeicher des Fernsehspieles befindet sich  im 
Festwertspeicher  und  im  programmierbaren  Video-
Rmplitude in °/o 
700 
/  Synchronisierpegel 
~~c~~c::::ul~e~  -- -f 
I  -
80 
60  1 - dunkelgrau 
I 
- mittelgrau 
I  I -
'+0 
20 
1  I  _hellgrau  1 
- _j  L  -weiß  ------ _j 
0  -+----~~~~~------ t  in 1-J.S 
"1: j51- ZeUe:~nhalt  :I 
Bild  1  .2  Aufbau einer Fernsehzeile 
Interface. Der Mikroprozessor erhält aus dem Festwert-
speicher seine Informationen über die Art der Darstel-
lungen auf dem Bildschirm. 
Betrachten wir uns kurz den Aufbau einer Bildzeile. Bild 
1.2 zeigt die Länge einer Bildzeile. Zuerst haben wir ein 
Austast- und  Synchronisierzeichen.  Dieses  Zeichen 
beinhaltet einen  ca.  5  !-LS  langen Synchronisierimpuls 
und  eine  ebenso  lange  Schwarzschulter  bei  einem 
Schwarz-Weiß-Bild.  Danach  folgt der Zeileninhalt mit 
einer Länge von ca. 52 !-LS.  Nach qem Zeileninhalt erhält 
das Fernsehgerät einen Synchronisierimpuls mit einer 
Schwarzschulter. Auf  diese Weise werden 312,5 Bild-
zeilen für ein Halbbild geschrieben.  7 8 
Beim  Farbfernsehen  ist  neben  dem  Synchronisierim-
puls noch ein Burstsignal erforderlich, wie Bild 1.3 zeigt. 
Für  dieses ·Signal  benötigen  wir  normalerweise  eine 
Frequenz von 4,43 M  Hz. Bei der Schaltung von Bild 1  .1 
haben wir genau die doppelte Frequenz für das Burstsi-
gnal.  Ein  Frequenzteiler erzeugt in  dem  Digitai-Video-
Summierer die richtige Burstfrequenz. Der Summierer 
gibt  außerdem  noch  ca.  12  bis  14  Burstsignale  ab, 
wobei dannjedes Signal ca 0,2 ~lS lang ist. Danach  folgt 
noch  eine kurze Schwarzschulter mit ca. 2 ~s. 
Synchroni.sieroegel 
/ 
Synchronisier -
impuls 
Burstsignale 
~  4,1t3 MHZ 
17f1.S  -Synch~oni.sierpegel 
Bild 1.3  Synchronisierpegel beim Farbfernseher 
Schwarz-
/  .Schulter 
-I 
-I 
Ein komplettes Fernsehbild besteht aus 625 Bildzeilen. 
Dabei unterteilen wir noch zwischen  zwei  Halbbildern 
mit  je 312,5 Bildzeilen. Bei dem Fernsehspiel mit Mikro-
prozessor schreiben wir 312 Zeilen und synchronisie-
ren dann. Danach schreibt der Mikroprozessor  den glei-
chen  Inhalt nochmals. Wir erhalten durch dieses Ver-
fahren  ein  flimmerfreies  Fernsehbild.  Ein  komplettes 
Fernsehbild  dauert 20 ms und  besteht aus  zwei  glei-
chen Teilbildern. 
Der Mikroprozessor erhält alle 20 ms vom Video-Inter-
face ein Unterbrechungssignal des Bildrücklaufes vom 
Digitai-Video-Summierer. 
Wichtigster Bestandteil  der Schaltung  von Bild  1.1  ist 
der Bildspeicher. Dieser wird von dem Mikroprozessor 
2650 nach und nach adressiert und der Mikroprozessor 
erhält dadurch seine Befehle und Informationen. Durch 
die Verarbeitung  erhalten wir neue Informationen, die 
dann  über das programmierbare Video-Interface  auf 
den Digitai-Video-Summierer ausgelesen werden. Mit 
dem Video-Interface wird aus  der 8-Bit-Parallei-Daten-
struktur eine  8-Bit-serielle Datenfolge. 
Der Bildinhalt  ist im  Festwertspeicher  (ROM)  gespei-
chert. Zerlegen wir ein Farbfernsehbild in die einzelnen 
Bild  punkte, so erhalten wir ca. 1,2 · 1  oe Farbpunkte, das 
heißt, der Festwertspeicher muß eine Kapazität aufneh-
men  können,  die  ein  sehr  großes  Speichervolumen 
erfordert. Eine Auflösung nach diesem Prinzip ist  daher 
nicht  sinnvoll,  da uns  der erforderliche Festwertspei-
cher ca. DM  2000.- kosten würde. Als  guten Kompro-
miß  läßt sich hier eine Auflösung von 3 x 3 Bildpunkten 
anwenden. Wir  können  dann  einen  Festwertspeicher 
mit  16384 Speicherplätzen verwenden. Dies istein Fest-
wertspeicher mit der Organisation von 2048 Adressen 
zu  je 8 Ausgangsbit 0000 
0100 
0200 
0300 
0400 
0500 
0600 
0700 
0800 
0900 
OROO 
0800 
ocoo 
CJ 
Cl 
Cl 
Cl 
~ 
I 
I 
2 
Cl 
Cl 
I 
I 
I 
I 
I 
I 
w  7 Byte 
I 
,' l t 
CJ 
IQ 
0 
0 
0 
0) 
() 
a 
+=-
Cl 
ct 
C) 
a 
() 
Q) 
() 
a 
3  k- Byte-Bildspeicher 
256  Bildpunkte 
() 
lJ 
() 
C) 
() 
Cl 
() 
() 
() 
lL 
() 
C) 
I 
I 
I 
Bild  1  .4  Aufbau des 
Bildspeichers 
~  RDR OBFF 
Bildende 
9 10 
Bild 1.4 stellt die Organisation für unseren Bildspeicher 
dar. Der Mikroprozessor beginnt mit der Adresse 0000. 
Die Adresse beinhaltet eine Kapazität von  1 Byte, kann 
also  256  Informationen  tragen.  Danach  erhöht  der 
Mikroprozessor. auf die Adresse 0001  und ein weiteres 
Byte wird  parallel  in  das Video-Interface  eingegeben. 
Anschließend erhöht der Mikroprozessor auf Adresse 
0002,0003,0004 usw. und mitjeder Adresse erhält das 
Video-Interface ein  Byte als Parallelinformation. 
Die  Adressierung  beim  Fernsehbildspeicher  arbeitet 
nach  dem  sedezimalen  oder  hexadezimalen  Zahlen-
system.  Nach  der Adresse OOOF  erfolgt ein  Übertrag 
und wir erhalten die Adresse 001 0. Auf diese Weise rei-
hen wir 256 Bildpunkte aneinander.  Ist ein Bildschirm 
ca. 52 cm breit, so ergibt sich pro Bildpunkt eine Länge 
von ca. 2 mm. Damit erfassen wir drei Farbpunkte der 
Bildröhre. 
Nach den 256 Bildpunkten der ersten Zeile kommt der 
Mikroprozessor auf die zweite Zeile des Bildspeichers 
und durchläuft die Adressen von 0100 bis 01 FF. Danach 
springt er  in die dritte Spalte und die Adressen von 0200 
bis 02FF werden  in das Video-Interface eingelesen. Die 
Adresse 02FF ist die letzte Information in der Zeile und 
der Mikroprozessor  springt  auf  Adresse 0300. Auf  diese 
Weise wird Zeile für Zeile von dem Bildspeicher in das 
Video-Interface geschrieben. 
Die Adresse OBFF  ist die  letzte Adresse  in  dem Bild-
speicher. Hier hat der Überlauf schon  begonnen  und 
der Mikroprozessor kehrt sofort auf die Adresse 0000 
zurück und beginnt mit einer neuen Adressierung der 
Bildspeicherabfrage. Auf diese Weise erhalten wir: 
OBFF 
F·16°  15 
F · 161 
240 
B . 162 
2816 
3071  + ADRO = 3072 
Wir  benötigen  3072  Speiche~adressen  mit  je  8  Bit 
(~  1 Byte),  um  alle Programmschritte unterbringen zu 
können. Der Festwertspeicher hätte eine Gesamtkapa-
zität von 24576 Bit. 
Bei  der Ausnützung  der gesamten Speicherkapazität 
besteht  jede  Bildzeile  aus  drei  Fernsehzeilen.  Wir 
haben demnach 
D 96 Bildzeilen  · 3 Fernsehzeilen = 288 Zeilen. 
Die restlichen 24 Zeilen pro Teilbild der 312 Zeilen wer-
den  von  dem Mikroprozessor nicht in das Video-Inter-
face  eingegeben,  sondern  es  erfolgt  eine  Farbaus-
tastung, die auf einer gesonderten Adresse gespeichert 
ist.  Das  gesamte Fernsehbild  ist bei  dem Vollbild oben 
und  unten um  je 24 Zeilen eingerückt. 
Bild  1  .5  zeigt  uns  den zeitlichen Zusammenhang  zwi-
schen  den Speicherzellen und den Farbinformationen 
der einzelnen Bildpunkte. Im Bit 7  istdie Farbe Schwarz 
gespeichert,  das  heißt,  der  Bildschirm  wird  dunkel Cü 
":! 
"J 
0  f'- C\J  !')  ..j- Ii)  lO 
~  1..._ 
a  a  a  a  ()  a  C) 
1j 
a  a  0  a  0  0  0 
a::  a  a  0  a  C)  C)  a 
Bit 7  0  0  } sch:warz 
Bit 6 
I 
1  0 
}s+ 
BitS 
I 
0  1 
l}b{+ 
Bit 'r  1  1  }  roi 
Bit 3 
I 
Bit 2 
Bit? 
Bit 0 
Bild  1.5  Anordnung der Farbbits in dem Bildspeicher 
~ 
0 
0 
0 
gesteuert, wenn sich in diesem Bit ein 0-Signal oder ein 
L-Pegel  befinden.  Beim  normalen  Farbbild  benötigen 
wir hier ein 1-Signal oder einen H-Pegel. Das Bit 6 bein-
haltet die Farbe Grün, das Bit 5 die Farbe Blau und das 
Bit  4  die  Farbe  Rot.  Durch  Kombinationen  der  drei 
Grundfarben können wir  aus den vier Bit normalerweise 
16  verschiedene  Mischfarben  herstellen.  Das 
werthöchste  Bit, also Bit 7, verwenden wir aber nicht  zur 
Farbmischung, sondern zur Dunkelsteuerung des Bild-
schirmes.ln der Steuerung von Bild 1.1  synchronisieren 
wir dadurch das programmierbare Video-Interface. 
Durch die 3 Bit von Bild 1.5 können wir folgende Farben 
auf dem Bildschirm zum Leuchten bringen: 
Bit-Nr.  Grün  Blau  Rot  Farbe 
0 0  0 0  Weiß 
1  0 0  1  Blaugrün 
2  o·  1  0  Gelb 
3  0  1  1  Grün 
4  1  0 0  Purpur 
5  1  0  1  Blau 
6  1 1  0  Rot 
7  1  1 1  Schwarz 
11 12 
Synchroni.s  ieri  mpul.s 
100%Vl  ~ 
0 °/o-tU-~---&..------------- I  I 
L  Blau 
100%Vl 
Oo/o-tU-----~~-------------------
Bild 1.6  zeigt die Zusammenhänge zwischen den einzel-
nen digitalisierten Farbbalken. 
Dieses  digitalisierte  Farbbalkenmuster  erhält  das 
Video-Interface und erzeugt daraus die Farbe des ein-
zelnen Farbpunktes. Das programmierbare Video-Inter-
face hat zwar drei Farbeingänge, aber die Programmie-
rung  des Mikroprozessors wird dadurch sehr  kompli-
ziert und störanfällig  in  der Datenumsetzung, da eine 
Synchronisation fehlt. 
Das programmierbare Video-Interface hat eine interne 
Y  -Matrix. Aus den Farbbalken wird dort  das Leuchtdich-
tesignal Y hergestellt. Damit bekommen wir  für alle Far-
ben  die gleiche Intensität. Wäre die V-Matrix nicht vor-
handen, würden die grünen Farbpunkte wesentlich hel-
ler auf dem Bildschirm erscheinen, da unser Auge die 
Farbe Grün  intensiver empfindet. 
ln  der Darstellung von Bild  1.5 haben wir noch vier Fel-
der  für die Datenübertragung in das Video-Interface zur 
Verfügung.  ln diesem Fall übertragen wir hier die Ton-
signale für den Tonteil des Mikro-Fernsehspieles. Der 
Tonteil  des  Programmes  kann  dadurch  16 verschie-
dene Töne beinhalten, die wir durch die Programmie-
rung  des  Festwertspeichers  festlegen.  Pro  Fernseh-
zeile  lassen sich auf diese Weise 256  Töne auf den Laut-
sprecher  des  Fernsehgerätes  geben.  Damit  sind  der 
akustischen  Untermalung  des  Fernsehbildes  keine 
Grenzen  gesetzt.  Sie  reichen  von  einer melodischen 
Tonfolge  bis  zum  furchterregenden  Panzerkettenras-
seln. Wenn wir uns diese kurze Einführung betrachten, so  ist 
ein Fernsehspiel mit einem Mikroprozessor zuerst eine 
etwas schwierige Angelegenheit, da die Digitaltechnik 
in  Verbindung  mit der Analogtechnik steht. Während 
die Abfrage des Mikroprozessors digital vor sich geht, 
arbeitet das Video-Interface  am  Ausgang  analog  und 
muß die Mikroprozessorsignale aufeinen Träger modu-
lieren, der dann vom Fernsehgerät empfangen wird. 
Die verschachtelte Arbeitsweise  des  Programmes  im 
Mikroprozessor  in  Verbindung mit dem programmier-
baren  Video-Interface  läßt  aber dem Mikroprozessor 
2650 genügend Zeit, die einzelnen Positionen der Spiel-
symbole  zu  berechnen,  ihre  Verschiebung  entspre-
chend  durchzuführen, Kollisionen, bzw. Abschüsse zu 
erkennen,  die  daraus  entstehenden Wrackteile sicht-
bar anzuzeigen, die Treffer oder Spielpunkte zu zählen 
und  die  Eingaben  über  die  Spielerpotentiometer  zu 
interpretieren.  Dies  alles  können  wir  durch  das Pro-
gramm  im Festwertspeicher verändern.  ln  Verbindung 
mit  der Software  und  einem  Programm  sind  diesem 
Mikroprozessorsystem fast keine Grenzen gesetzt. 
1.1  Mikroprozessor 2650 
Der Mikroprozessor 2650 eignet sich besonders gut für 
die  Fernsehspiele.  Der  2650  ist ein  statischer  8-Bit-
Mikroprozessor-Baustein in einem 40poligen Gehäuse. 
Bild 1.7a zeigt die AnschlußbelegunQ des 2650. 
SENSE  FLRG 
ROR 12  + ub 
ROR  71  CLOCK 
ROR70  PAUSE 
ROR  9  OPRCK 
RDR8  RUN I WRIT 
ROR  7  INTRCK 
ROR 6  OBUS  0 
RORS  OBUS  1 
ROR  4  OBUS  2 
ROR 3  OBUS  3 
ROR  2  OBUS  4 
ROR  7  o aus s 
ROR  0  OBUS 6 
Ri5RfN  OBUS  7 
RE SET  0  BUSEN 
INTREQ.  OPREG.. 
ROR  74-0/C  R/W 
RDR 13-E/NE  WRP 
M/fö  .L 
Bild  1.7a  Anschlußbelegung des Mikroprozessors 2650  13 14 
Der  Baustein  2650  wird  in  einem  N-Kanai-Silizium-
Gate-Prozeß mit zweifacher  Ionenimplantation  gefer-
tigt. Dadurch benötigen wir nur eine Betriebsspannung 
von Ub = 5 V, das  heißt, wir können den 2650 mit der 
üblichen  TTL-Betriebsspannung  betreiben.  Die  maxi-
male  Leistungsaufnahme  liegt  bei  ca.  600  mW  -
bedingt durch diesen Prozeß. 
Die Ein- und Ausgänge des 2650 sind voll TTL-kompati-
bel. Wir benötigen daher keine speziellen Anpassungs-
bausteine. Da das gesamte  System  aus TTL-Bausteinen 
besteht  (bis auf  einen CMOS-Baustein für die U  mschal-
tung der externen Spieler-Potentiometer und den Ope-
rationsverstärkern  im  Tonteil)  entstehen  keinerlei 
Schwierigkeiten mit den Abgleicharbeiten. 
Die Betriebssicherheit des Systems ist  von der Arbeits-
weise des Mikroprozessors abhängig.  Er arbeitet sta-
tisch, das heißt, die Taktfrequenz kann zwischen 0 Hz 
(statischer Betrieb)  und  1,75 MHz  liegen.  ln  unserem 
Fall verwenden wir  für das Fernsehspiel1 MHzals Takt-
frequenz. Für die minimale Zykluszeit im Rechen- und 
Adressierungsprozeß benötigt der 2650 ca. 1 f.LS. 
Bild  1.7b zeigt das Blockschaltbild des Mikroprozes-
sors 2650. 
Über den  8-Bit-Datenbus erhält der 2650 seine Daten 
und  Befehle.  Der Datenbus arbeitet bidirektional, das 
heißt, er arbeitet  in zwei Richtungen und wir können auf 
den  gleichen  Bus  entweder Daten  einschreiben  oder 
auslesen. 
Der Adressenbus hat 15 Leitungen. Damit lassen sich 
215 
~  32768 Adressen direkt ansteuern. Der Adressen-
bus hat einen Einweg-Betrieb, das heißt, wir können die 
Adressen nur ausgeben. Die direkt adressierbare Spei-
cherkapazität liegt bei 32k-Byte. 
Der 2650 hat 7 adressierbare 8-Bit-Mehrzweckregister. 
Sechs der Register sind  in einer Registerbank zusam-
mengefaßt, nämlich von R1  bis R6. Die Registerbank  ist 
noch in zwei Teile unterteilt: Bank 0 enthält R1, R2, R3, 
Bank 1 enthält R4, R5, R6. Das Register RO  liegt außer-
halb der Registerbank. 
Der  Unterprogramm-Rücksprungadreßspeicher weist 
8 Ebenen auf. An diesem Speicher ist der Stapelzeiger 
(stack pointer, Kellerspeicher) angeschlossen, der die 
Adresse vor einem Sprung  in ein Unterprogramm auf-
nehmen  kann.  Der  Stapelzeiger  hat  acht  Speicher-
plätze  für  15-Bit-Adressenworte.  Bei  einem  Rück-
sprung in das Hauptprogramm holt sich der 2650 seine 
letzte Adresse  aus  dem Stapelzeiger und  nimmt dort 
sofort wieder sein ursprüngliches Programm auf. 
Durch den U  nterprogramm-Rücksprungadreßspeicher 
in Verbindung mit dem Stapelzeiger können wir zahl-
reiche  Unterprogrammverschachtelungen  aufbauen. 
Die nachfolgende Tabelle zeigt die einzelnen Funktio-
nen  der Anschlußbelegung,. wobei  ein  Eingang  mit E 
und ein Ausgang mit A bezeichnet ist: Unter-
Rdreo-
Bild  1.  7 b  BlockschaltpUd 
Abkürzung 
vollständige 
Pin 
Bezeichnung 
WRP  Write Pulse  22 
SENSE  Sense  1 
E oder A 
A 
E 
Unter-
brechungs-
anforderu.ng 
Unter-
brechu.ng.s-
quittierung 
Ein-/ Ru.s-
gabe -Steuer-
leitungen 
Pegel  Funktion 
H  Dieses Synchronisiersignal  des  2650 liefert bei einem 
Speicherzugriff oder einer EtA-Operation einen positiven  Impuls 
für jedEm Schreibvorgang und einen  konstanten H-Pegel 
bei einem Lesevorgang. 
H  1-Bit-Eingang, dessen Zustand über das SENSE-Bit im oberen 
Programm-Status-Byte (PSU) abgefragt werden kann. 
15 Abkürzung 
vollständige 
Pin  E oder A  Pegel  Funktion 
Bezeichnung 
ADRO ........  Adressen- 2 .......  14  A  H  Die 13 unteren Speicheradressen werden außerdem bei 
....... ADR12  Ieitungen  2-Byte-Befehlen auch für die Adressierung der E/A-Ports 
verwendet. 
ADR13- Adresse 13- 19  A  H/L  Bei EtA-Befehlen gibt der Zustand der Adreßleitung ADR13 an, 
EINE  Befehlsunter- ob es  sich  um  einen 1-Byte- (kein EtA-Betrieb) oder  um  einen 
scheidung  2-Byte-E/A-Befehl handelt. 
ADR14- Adresse 14- 18  A  H/L  Bei  1-Byte-E/A-Befehlen  zeigt  Adresse  ADR 14  an,  ob  Port  C 
D/C  Daten/Kontr.  (Kontrolle) oder Port D (Daten) als E/A-Port verwendet 
werden soll. 
ADREN  Adressen- 15  E  L  Tri-State-Steuerung  der  Adreßleitungen  ADRO  ....  ADR 12.  Aus-
Enable  gängewerden hochohmig. 
DBUSO  ...  Datenbus  33  ...... 36  E/A  H  Diese Datenbus-Leitungen  (8-Bit) ermöglichen den Befehls-
DBUS7  und Datenaustausch zwischen dem Festwertspeicher, dem 
Video-Interface und dem 2650. 
DBUSEN  Datenbus- 25  E L  Tri-State-Steuerung  der Datenbus-Leitungen  DBUSO  ...  DBUS7. 
Enable  Ausgänge werden hochohmig. 
OPREQ  Operations- 24  A H  Anzeigefür alle Funktionseinheiten, dieaußerhalb des 2650 liegen, 
Request  daß  alle  Informationen auf den Adreß-, Daten- und Steuerbus 
gültig sind  (Bussynchronisation). 
OPACK  Operations- 36  A  L  Eingangssignal, das die Beendigung einer externen Operation 
Acknowlegde  anzeigt. Dadurch asynchroner Betrieb mit externen Funktions-
einheiten möglich. 
M/10  Memory/Input- 20  A  H/L  Anzeige, ob ein Speicherzugriff oder eine EtA-Operation 
Output  durchgeführt werden soll. 
R/W  Read/Write  23  A  LIH  Anzeige,  ob  ein  Lese- oder Schreibvorgang durchgeführt 
16 
werden soll. Abkürzung 
vollständige 
Pin  E oder A  Pegel  Funktion 
Bezeichnung 
RE SET  Reset  16  E H  Eingang, mit dem das Befehlsadressenregister auf  0000 
gesetzt und das lnterrupt-lnhibit-Bit  im  oberen Programm-
Status-Byte gelöscht wird. 
CLOCK  Clock  38  E H  Takteingang 
ub  +SV  39  Betriebsspannung_ 
ov  Masse  21  Masse 
FLAG  Flag  40  E H  1-Bit-Ausgang, der den Zustand des FLAG-Bit  im  oberen 
Programm-Status-Byte annimmt. 
INTREQ  lnterrupt  17  E  L  Mit einem L-Pegel zeigt dieser Eingang  2650 an,  daß  eine 
Request  externe Funktionseinheit vom 2650 neue Daten  oder Befehle 
erhalten möchte. Der 2650 nimmt diesen Pegel  nach Beendi-
gung des gerade auszuführenden Befehls nur dann wahr, 
wenn das lnterrupt-lnhibit-Bit im oberen Programm-Status-Byte 
einen  L  -Pegel  hat. 
INTACK  lnterrupt  34  A  H  Dieser Ausgang zeigt an, daß der 2650 bereit  ist,  den  lnterrupt-
Acknowledge  Vektor (Byte mit relativer Adresse) von der unterbrechenden 
Funktionseinheit zu  übernehmen. 
PAUSE  Pause  37  E  L  Der 2650 wird  nach Beendigung  des  gerade ausführenden 
Befehls so  lange angehalten, wie sich qieses Eingangssignal 
auf  L  -Pegel befindet. 
RUN/WAIT  Run/Wait  35  A  H/L  Der Ausgang stellt eine Statusanzeige für den 2650 dar. 
Während des normalen Rechenablaufes hat der Ausgang 
einen H-Pegel. Wenn der 2650 angehalten wird  (durch einen 
HALT-Befehl oder L-Pegel  auf  dem PAUSE-Eingang), geht der 
RUN/WAIT-Ausgang auf L-Pegel. 
17 18 
1-Ebenen-Unterprogramm: 
ADR Hauptprogramm  ADR Unterprogramm 
oo  ...........  1 
01 
02 
03 
04 
05 
_BST  A1000 
adr  1001 
---
adr  ............  . 
---
10A3 
BST  10A4 
06  adr 
07  adr 
08 
AO 
A1  BST 
A2  adr 
A3  adr 
A4 
f------------11 
RET 
Durch  die  Adressen  wird  das  Hauptprogramm  vom 
Unterprogramm  getrennt.  Bei  jedem BST-Befehl  mit 
angehängter Adresse springt der 2650 in das U  nterpro-
gramm. Beim Sprung wird die letzte Adresse mit einem 
15-Bit-Wort  im  Stapelzeiger  gespeichert.  Erhält  der 
Mikroprozessor  durch  seinen  Speicher  den  Befehl 
»RET«,  holt er sich die Adresse aus dem Stapelzeiger 
und setzt dort sein  Programm fort. Der Sprung  in das 
Unterprogramm kann  beliebig oft vorgenommen wer-
den. 
3-Ebenen-Unterprogramm: 
Am Anfang befindet sich der Mikroprozessor in seinem 
Hauptprogramm. Durch einen Befehl springt er in das 
Unterprogramm  1 und  legt die  letzte Adresse  (02 mit 
03)  in  dem Stapelspeicher ab.  Im Unterprogramm 1 ist 
ein Sprung  in  das nächste Unterprogramm 2. Die letzte 
Adresse  (B2 mit B3) wird  in  den  Stapelspeicher gege-
ben und das Unterprogramm 2 wird aufgenommen. Ein 
weiterer  Sprung  bringt  den  Mikroprozessor  in  das 
Unterprogramm  3.  Ist  dieses  beendet,  springt  er  auf 
Unterprogramm 2, dann auf Unterprogramm 1 zurück. 
Erst  danach  kann  das  Hauptprogramm  wieder  auf-
genommen werden. 
ln  dem Stapelspeicher  lassen  sich auf diese Weise 8 
Unterprogramme  eingeben.  Ein  Rücksprung  ist  nur 
über die werthöhere Unterprogrammadresse möglich, 
außer wir verwenden  einen  direkten Rücksprung  mit 
angehängter Adresse. 
Der Mikroprozessor 2650 arbeitet mit einem Befehls-
vorrat  von  75  Befehlen,  die  eine  1-,  2- oder  3-Byte-
Struktur haben können. Das erste Byte eines Befehles 
enthält  den  Operationscode  für  das  Befehlsregister. 
Wir haben folgende Darstellung: ADR Hauptprogramm 
00 
01 
02 
03 
04 
6A 
6B 
6C 
6D 
BST 
adr 
adr 
Operationscode 
<E>  I  I I ,  I I I 
7 6 5 4 3 2 1 0 
ADR Unterprogramm 1  ADR Unterprogramm 2  ADR U  nterprogra.mm 3 
~~~  v~~  adr  C2 
~~C3  ~  ........  II  C4 
RET  ...  .  ......  . 
C9 
anderen  beiden Byte  enthalten  die  Konstanten  oder 
Adressen.  Diese Byte werden  einfach  an  das Opera: 
tionsbyte angehängt. 
Die  Bezeichnung  »E«  kennzeichnet  das  Format  des 
Befehls,  das  heißt,  wir  arbeiten  im.  »Format  E«.  Das 
Befehls-Byte  enthält  den  Operationscode  für  das 
Befehlsregister,  der die  auszuführenden Operationen 
und  die  verwendete  Adressierungsart  bestimmt.  Die 
Der Operationscode des Mikroprozessors 2650ist mei-
stens  6  Bit  lang,  die  restlichen  2  Bit  stehen  für  die 
Angabe  der  Registeradressen  oder  für  den  Bedin-
gungscode zur Verfügung.· Einige Befehle haben aber 
auch eine Länge von 8 Bit, wie wir  später  in den Befehls-
listen noch sehen werden.  19 20 
Durch  die  Adressenstruktur kann  der Mikroprozessor 
2650 die 32768 Speicherplätze in  4 Seiten mit je 8192 
Bytes adressieren. Wir erhalten folgende Darstellung: 
Adreßbit 8  .................... 14 
frei Seite 
..-"---
1514131211  10  9 8 
Adreßbit 0 ..... .. . ..... .. .. . ..  7 
7 6 5 4 3 2 1 0 
Das untere Adressen-Byte beinhaltet die 8 niederwerti-
gen Adressen. Bei dem oberen Byte dienen die 5 rech-
ten Bit  für die höherwertigen Adressen. Mit Bit 13 und 14 
bestimmen wir die Seite oder die Page. Es ergibt sich 
folgende Adressierung: 
ADR14  ADR13  Page  Speicherplätze 
0  0  0  0000 ....................  8191 
0  1  1  8192  ....................  16383 
1  0 2  1  6384 ....................  24575 
1  1 3  24576  .................... 32767 
Durch die Pages  (Seiten) können wir die Adressierung 
für das  Programm  beim Fernsehspiel wesentlich ver-
einfachen. 
Zur weiteren Erleichterung bei der Entwicklung dieses 
Fernsehspieles  trugen  die  Tri-State-Ausgänge  des 
Mikroprozessors 2650 bei.  Der Speicherzugriff und die 
Ein/Ausgabe von Daten, Adressen und Variablen kön-
nen  synchron  und  asynchron  (das  heißt  durch  eine 
Quittierung  gesteuert)  durchgeführt  werden,  so  daß 
auch langsamere periphere Schaltungen und Einheiten 
möglich sind. Ein direkter Speicherzugriff DMA (Direct 
Memory Access)  läßt sich auf einfache Weise realisie-
ren,  indem wir kurz den Takt anhalten. 
Für die Adressierung innerhalb des Fernsehspieles ste-
hen  uns folgende Möglichkeiten  zur Verfügung: 
a) Unmittelbare Angabe des Operanden: 
Wir arbeiten hierbei im »Format  I«. Im ersten Byte befin-
det sich der Operationscode; der Operand ist im zwei-
ten Byte dieses Befehles. Wir erhalten dadurch einen 2-
Byte-Befehl. Durch das erste Byte erhält der Mikropro-
zessor  zum  Beispiel  einen Befehl »Lade Register R2« 
mit dem Wert des zweiten Byte.  Im  zweiten Byte kön-
nen wir eine Variable oder eine Konstante speichern, 
die unser Symbol bei einem Fernsehspiel darstellt. 
Für das »Format I«  erhalten wir folgende Darstellung: Operationscode  R 
~------------~ 
(I) 
1514131211  10  9 8 
Variable  im  Binärcode 
7 6 5 4 3 2 1 0 
Mit  der  Bezeichnung  »R«  kennzeichnen  wir  ein  Re-
gister. 
b) Registeradressierung: 
Bei  der Registeradressierung verwenden wir das »For-
mat  Z«.  Dieses  Format  kennzeichnet  einen  1-Byte-
Befehl, wie die nachfolgende Darstellung zeigt: 
(Z) 
Operationscode  R/V 
".--"-.. 
7 6 5 4'  3 2 1 0 
Die Bezeichnung R/V bedeutet  immer,  daß  eines der 
Register R angesteuert wird und V ein Wert oder eine 
Bedingung  ist. 
Zwei Bits, die beiden  rechten, werden  zur Angabe des 
Registers benötigt, wie  wir dies  bei  Register-Register-
Befehlen oder bei 1-Byte-E/A-Befehlen (Ein-/Ausgabe) 
oder  bei  einem  Bedienungswort  (bei  Rücksprung  .. 
Befehlen) verwenden. 
c) Relative Adressierung: 
Die relative Adressierung arbeitet im »Format R«, wenn 
das Indirekt-Bit I= 0 ist. Es ergibt sich folgende Anord-
nung: 
Operationscode  R/V 
~ 
(R) 
1514131211  10  9 8 
I  relative Verschiebung 
,_,..__ 
7 6 5 4 3 2 1 0 
Mit dem Operationscode  lösen wir die relative Adres-
sierung  aus.  Damit  enthalten  die  7  unteren  Bits  des 
zweiten Byte die Adressendifferenz, die uns angibt, wie 
weit die Operanden- oder Sprungadresse von der auf 
den  Befehl  folgenden  Speicherzelle  entfernt  ist.  Der 
Bereich  liegt zwischen  -63 und  +63. Die Darstellung 
erfolgt  im  binären Zahlensystem  und  im  2er-Komple-
ment. 
Wir erhalten eine relative, indirekte Adressierung, wenn 
das Indirekt-Bit  I= 1  ist. Die mit Hilfe der Adressendiffe- 21 22 
renz bezeichnete Speicherzelle enthält das obere Byte 
der  15-Bit-Adresse des Operanden  oder  der Sprung-
adresse. Das untere Byte steht in der daran angehäng-
ten Speicherzelle. 
Auf diese Weise  lassen  sich  die Verschiebungen  bei 
einem  Fernsehspiel  sehr  schnell  berechnen.  Eine 
Abweichung führt unmittelbar zu einerneuen Adresse, 
die dann das Symbol um einen bestimmten Betrag, den 
wir durch die Programmierung  festgelegt haben, ver-
schieben  können. Dadurch  sind  praktisch dem  Fern-
sehspiel  und  der  Programmierung  keine  Grenzen 
gesetzt. 
d) Absolute Adressierung: 
Die absolute Adressierung arbeitet entweder  im  »For-
mat B«  oder  im  »Format A«.  Bei Sprungbefehlen ver-
wendenwir immer das »Format B« und bei den anderen 
Befehlen das »Format A«. 
Das »Format B« erhalten wir, wenn das Indirekt-Bit  1- 0 
ist.  Es  ergibt sich folgende Anordnung: 
Operationscode  R/V 
.....-"-.. 
(B) 
23 22 21  20  19 18 1 7 1 6 
Adressenbits 8 .. ......... ... .....  1 4 
I  Seite 
~__..._.. 
Adressenbits 0 .... .. ....... .. ....  7 
7 6 5 4 3 2 1 0 
Bei  diesem 3-Byte-Befehl enthält das  erste Byte den 
Operationscode mit der Register-Bezeichnung R und 
dem Wert oder der Bedingung V. Das zweite Byte bein-
haltet die werthöheren Adressen, die Indexsteuerung 
und das  Indirekt-Bit. Die Seite (Page) gibt uns das Bit 13 
und 14 an. Das dritte Byte hat den Wert der wertniedri-
gen Adresse. 
Die  andere  absolute  Adressierung  gilt  den  übrigen 
Befehlen  des  Mikroprozessors  2650. Wir verwenden 
hierzu das »Format A«, wenn das Indirekt-Bit I - 0 und 
die  Indexsteuerung  IST- 00  sind. Es  ergibt sich  fol-
gende Darstellung: Operationscode  R/X 
__..._.. 
(A) 
22  21  20  19  18 1 7 1 6 1 5 
IST  Adressenb. 8  .. .  11 
,-"-..  __..._.. ~ 
14  13 12  11  10 9 8 
Adressenbits .  0 .... ... . ..... .... . . 7 
7 6 5 4 3 2 1 0 
Bei  diesem  3-Byte-Befehl  enthält das  erste  Byte  den 
Operationscode mit der Register-Bezeichnung R und 
die lndex-Register,ßezeichnung X. 
Die Bezeichnung  IST bedeutet die lndexsteuerung. 
e) Absolute,  indirekte Adressierung: 
Hier unterscheiden wir wieder zwischen den Sprungbe-
fehlen und den übrigen Befehlen. Die durch den Befehl 
zunächst adressierte Speicherzelle enthält das  obere 
Byte  der  15-Bit-Adresse  des  Operanden  oder  der 
Sprungadresse.  Das  untere  Byte  steht  in  der  daran 
anschließenden Speicherzelle. 
Für die Sprungbefehle verwenden wir das »Format B«, 
wenn das  Indirekt-Bit I - 1 ist, für die übrigen .Befehle 
das »Format A«, wenn das Indirekt-Bit I- 0 ist. 
f) Absolute Adressierung mit lndizierung: 
Bei  dieser Adressierungsart  unterscheiden wir eben-
falls  wieder  zwischen  den  Sprungbefehlen  und  den 
übrigen Befehlen. Die Operanden- oder Sprungadresse 
ergibt  sich,  indem  zu  der  im  Befehl  angegebenen 
Adresse der  Inhalt des  Indexregisters hinzuaddiert wird. 
Der  Inhalt des Indexregisters kann nur positiv sein und 
zwar  in  einer binärcodierten  Binärzahl  zwischen  den 
Dezimalzahlen 0  ... 255. Für die Sprungbefehle  verwen-
den wir »Format B«  mit Register 3 und Register 6 als 
Indexregister, wenn das  Indirekt-Bit  1-0  ist. Für die übri-
gen Befehle verwenden wir das »Format A«, wenn das 
Indirekt-Bit 1-0  und die  Indexsteuerung IST- 0  ist. Für 
diese letztere Adressierung gilt die folgende Tabelle: 
Indexsteuerung  Bedeutung 
0 0  nicht indiziert 
0  1  lndizierung mit automatischem 
lncrementieren des 
Indexregisters 
1  0  lndizierung mit automatischem 
Decrementieren des 
Indexregisters 
1 1  lndizierung 
23 24 
Durch  die  Indexsteuerung  können wir den  Inhalt des 
Registers entweder um eine 1  verkleinern (  decrement) 
oder  um  eine 1 vergrößern  (increment). 
g) Absolute,  indirekte Adressierung mit lndizierung: 
Zu der untere) gefundenen Adresse wird  jetzt noch der 
Inhalt des Indexregisters hinzuaddiert und wir erhalten 
eine Nachindizierung (postindexing). Für die Sprungbe-
fehle behalten wir das »Format B« und Register R3. und 
R6 arbeiten als lndexregister, wobei das Indirekt-Bit 1-
1 ist. 
Für  alle  übrigen  Befehle  verwenden  wir  »Format A«, 
wenn das Indirekt-Bit 1- 1 und die Indexsteuerung IST 
- 00 ist. Bei der Indexsteuerung gilt die Tabelle unter  f). 
Alle Mikroprozessoren arbeiten nach dem »Neumann«-
Zyklus: 
1. Befehl holen 
2. Befehl decodieren 
3. Operanden holen 
4.  Befehl ausführen 
5. Befehlszähler erhöhen 
Diesen »Neumann«-Zyklus wollen wir uns am Mikropro-
zessor 2650 näher betrachten. 
Zu  Beginn  einer  Rechenoperation  setzen  wir  immer 
zuerst den Mikroprozessor auf die Adresse 0 zurück, 
damit er seine erste Adresse im Programm finden kann. 
Beidem2560 habenwirhierzu einen Eingang »RESET«. 
Mit einem H-Pegel setzen wir den 2650 auf die Adresse 
0 zurück. Beim Fernsehspiel  ist dieser Eingang auf die 
Frontplatte herausgeführt. 
Beim Starten des Mikroprozessors werden durch das 
Rücksetzsignal alle Register des 2650 gelöscht und  in 
ihre Anfangspositionen gebracht. 
Bild  1.8 zeigt  uns  die Ausgabe der Befehlsadresse 0. 
Durch  einen  H-Pegel  auf den  Eingang  »RESET  « setzt 
sich  das  Befehlsadreßregister  auf  0.  Die  Ausgangs-
steuerung schaltet diese Adresse sofort auf den Adreß-
bus. Der Adreßbus adressiert  seinerseits eine Speicher-
zelle  in  unserem  Fernsehspiel.  Beim  Fernsehspiel  ist 
das  ein  Festwertspeicher  mit  seinen  Befehlen  und 
Variablen. 
Der adressierte Speicherplatz in dem Festwertspeicher 
enthält einen Befehl. 
ln Bild  1.9  liegt dieser Befehl über dem Datenbus und 
dem  Datenbusregister  an  dem  Befehlsregister.  Im 
Befehlsregister erfolgt eine Zwischenspeicherung des 
Befehls.  Durch  die  Decoderlogik  erhalten  wir  eine 
Decodierung  des  Befehls  und  halten  so  den  »Neu-
mann«-Zyklus ein. Die Steuerlogik ist nun  in der Lage, 
aus  dem  decodierten  Befehl  die  einzelnen  Befehls-
strukturen zu  unterscheiden. 
Wie bereits erwähnt, gibt es 1-,2- und 3-Byte-Befehle. 
Ablauf für einen  1-Byte-Befehl: 
Der  1-Byte-Befehl  kann  vom  Mikroprozessor  sofort 
ausgeführt werden. Ein  typischer 1-Byte-Befehl ist der Mikroprozessor  Festwertspeicher 
I 
Befehlsadreß-
register 
yoR 
-- ......  -......  ·~  0  I LODZ  I 
I  Befehlsregister 
I  Register R 1 
-----+ = Adreßbus 
- _.  = Datenbus 
/ 
/ 
Befehl »LODZ« (Load Register Zero). Wir haben folgen-
den Operationscode: 
Operati~nscode  R/V 
cz>  1  o 1  o 1  o 1  o .  1  o 1  o  1  o 11  1 
7 6 5 4 3 2 1 0 
Wir haben  das  »Format Z«  mit dem Operationscode 
und der Registerbezeichnung bzw. dem Wert oder der 
Bedingung V. 
Mit  dem  Befehl  in  der  2650-Maschinensprache 
»000000« oder  in der 2650-ASSEMBLER-Programmier-
sprache »LODZ« wird der Inhalt vom Register R1  in das 
Register  RO  übertragen.  Durch  die  Registerbezeich-
nung  sind folgende Übertragungen möglich: 
~ 
R/V 
0 1 
1  Übertragung von  Register R 1 
1 0  Übertragung von  Register R2 
1  1  Übertragung von  Register R3 
Das Register RO kann dagegen mit diesem Befehl nicht 
adressiert werden. 
Bei einem 2-Byte-Befehl benötigt der Mikroprozessor 
neben dem Operationscode noch eine BinärzahL Diese 
Binärzahl  befindet  sich  auf der nächsten Adresse  im 
Festwertspeicher. 
25 Unter-
programm-
Rüc/f.,sprung-
adreßspeicher 
regiMer 
Unter-
brechungs-
anforderung 
Unter-
brechung.s-
quittierung 
Ein- I Au.s-
gabe- Steuer-
leitunsen 
26  Bild  1.8  Ausgabe der Adresse ADRO nach RESET. · 
Unter-
brechuns.s-
tosil< 
Ein-!Aus-
gabelogil<. 
Bedingungs-
marke Unter-
programm-
Rüc/f..:,prung-
adreßspeicher 
Unter-
brechungs-
anforderung 
Unter-
brechung.J.-
quittierung 
Ein-/Aus-
gabe  -Steuer-
leitungen 
Unter-
brechunsJ-
logt'!< 
Bild  1.9  Holen  und Einschreiben des Befehls von der Adresse ADRO  in das Befehlsregister 
Decodif;r- und 
Steuert  ogt·k 
' 
Bedingungs-
marke 
27 28 
Ablauf  für einen 2-Byte-Befehk 
Mikroprozessor 
I  Befehlsadreß-
register 
I  Befehlsregister 
I  Register R1 
~=Adreßbus 
- ____.  =  Datenbus 
Festwertspeicher 
ADR 
0  LODI 
127 
2 
........... 
~ 
Aus  dem  Ablauf  des  Programmes  ersehen  wir  den 
Unterschied zum  1-Byte-Befehl. Die Binärzahl kommt 
nach dem Befehl. Außerdem benötigt der Mikroprozes-
sor eine  längere Zeit für die Befehlsausführung. 
Bei einem 2-Byte-Befehl arbeiten wir im »Format I« und 
erhalten  so  eine  unmittelbare Adressierung.  Ein  typi-
scher 2-Byte-Befehl ist der Befehl »LODI« (Load Regi-
ster Immediate). Wir haben folgenden Operationscode 
mit angehängter Binärzahl: 
Operationscode  R 
(I)  1 o  1  o  1  o  1  o  1 o  11  1  o  11  1 
15  14 13 12  11  10  9 8 
Binärcodierte Zahl 
joj1j111Jtl1j1j1j 
7 6 5 4 3 2 1 0 
Wir haben das »Format I« mit dem Operationscode und 
der Registerbezeichnung R  1. Die binärcodierte Zahl hat 
den dezimalen Wert von 127. 
Mit  dem  Befehl  in  der  2650-Maschinensprache 
»000001«  oder  in  der  2650-ASSEMBLER-Sprache 
»LODI« wird das Register R 1 mit dem Wert der ange-
hängten Binärzahl geladen. Durch die Registerbezeich-
nung R können wir folgende Register  laden: 
0 0 0  0 0 1 
0 0 0  0 0 1 
0 0 0  0 0 1 
0 0 0  0 0 1 
0 0 
0  1 
1 0 
1  1 
~ 
R 
Lade Register RO 
Lade Register R 1 
Lade Register R2 
Lade Register R3 
Der Wert der Binärzahl kann zwischen 0 und 2551iegen. Die  Bilder  1.8,  1.9 und  1.1 0 erklären  den Zusammen-
hang  der  gesamten  Operation.  Bei  Bild  1.8 wird  die 
Adresse 0 ausgegeben, wenn wir den Mikroprozessor 
durch den Eingang »RESET  «auf  0 zurückgestellt haben. 
Das Befehlsadreßregister adressiert den Speicherplatz 
0 im System. Durch die Adressierung wird der Speicher-
platz  0  zerstörungsfrei  ausgelesen  und  der  Befehl 
»LODI« von dem Festwertspeicher über den Datenbus 
in den Mikroprozessor übertragen. Dieser Vorgang ist  in 
Bild  1.9  gezeigt.  Die  Befehlslogik  erkennt  aus  dem 
decodierten Befehl eine 2-Byte-Struktur. 
Bild  1.10 zeigt den  Zusammenhang  für die Einholung 
des angehängten Binärwortes. Der Adressenaddierer 
in  der Steuerlogik  erhöht  seinen  Adressenstand  von 
Adresse  ADRO  auf  ADR 1.  Danach  wird  dieser  neue 
Adressenstand  in  das Befehlsadreßregister  gegeben 
und dort  gespeichert. Über die Ausgangssteuerung und 
den Adreßbus erfolgt die Adressierung  von  Speicher-
platz 1. Das ausgelesene Datenwort erhält der Mikro-
prozessor durch  den  Datenbus.  Das  Datenwort kann 
ungehindert das Rechenwerk  passieren  und  wird  im 
Register R 1 eingeschrieben. Damit  ist der Befehl abge-
schlossen  und  die  Steuerlogik  kann  den  Adressen-
addierer  um  +1  erhöhen.  Der »Neumann«-Zyklus  für 
einen  2-Byte-Befehl  ist  abgeschlossen  und  der  2650 
erhält einen neuen Befehl. 
Der Mikroprozessor 2650 hat einen Befehlsvorrat von 
75 verschiedenen Befehlen. Zu den besonderen Befeh-
len  gehört  die  3-Byte-Befehlsstruktur.  Wir  wählen 
hierzu  den  Befehl  »LODA«  mit  einer  angehängten 
Adresse. 
Ablauf für einen  3-Byte-Befehl: 
Mikroprozessor  Festwertspeicher 
I 
Befehlsadreß-
register 
I Befehlsregister 
Auffangregister 
Operanden-
adreßregister 
ADR 
---------. = Adreßbus  - ___. = Datenbus 
<'F< 
LODA RO 
hADR 
<( 
N 
T""" 
nADR 
Operand 
* 
29 Unter-
programm-
Rück.:,prung-
adreßspeicher 
regiMer 
Unter-
brechungs-
anforderung 
Unter-
brechungJ-
quittierung 
Ein-!Ru:s-
gabe  -Steuer-
leitungen 
Unter-
brechungJ-
togt'l< 
Et· n-/Rus-
gabelogil<. 
Bedingu.ng.s-
marke 
IJerzweigungs-
logik 
30  Bild  1.10  Decodierung des Befehls, Adressierung des Speicherplatzes und Einschreiben eines Datenwortes in die Registerbank Aus dem Ablauf des Programmes sehen wir bereits den 
Unterschied zu  den  1-Byte- und 2-Byte-Befehlen. Die 
Adresse für den Operanden kommt nach dem Befehl. 
Bei einem 3-Byte-Befehl arbeiten wir  im »FormatA« und 
erhalten folgende Struktur: 
Operationscode  R/X 
----=------"----, ~ 
cA>  I  o  I o  I o  I o  I 1  I 1  I  o  I o  I 
23 22 21  20  19  18 1 7  16 
IST  hADR 
~~ 
I  olol olol oj oj oj 11 
15 14  13 12  11  10  9 8 
nADR 
1  o  1  o  1  1  1  o, 1  1  1  o  1  1  1  o  1 
7 6 5 4 3 2 1 0 
Mit  dem  Befehl  in  der  2650-Maschinensprache 
»000011 «oder  in der 2650-ASSEMBLER-Programmier-
sprache »LODA« wird  das Register RO  mit dem Wert 
(Inhalt) der Adresse 12A  geladen. Die Adresse 12A kön-
nen wir folgendermaßen aufschlüsseln: 
IST  hADR 
,--A-..~~--"----
joloJolojojojoj1j 
----------
nADR 
jojoj1joj1joj1joJ 
2 A 
Wir haben eine Zusammensetzung  von  dem  Indirekt-
Bit  I,  der Indexsteuerung IST und den beiden Adreßtei-
len hADR und nADR. Aus dieser Zusammensetzung der 
beiden Adreßteile  kann  der Mikroprozessor 2650 sei-
nen Operanden-Speicherplatz finden. 
Betrachten wir uns den Vorgang an den Bildern 1.8, 1.9, 
1.11, 1.12, 1.13 und 1.14. Durch einen H-Pegel am Ein-
gang  »RESET«  setzen  wir  den  Mikroprozessor  2650 
zurück und erhalten  die  Adresse 0 am Adreßbus von 
Bild 1.8. Damit wird der Speicherplatz 0 ausgelesen und 
über den Datenbus in das Befehlsregister eingeschrie-
ben.  Die  Decodierlogik decodiert den Befehl  und  die 
Steuerlogik kann arbeiten. Die Steuerlogik erkennt aus 
dem Befehl »LODA« einen 3-Byte-Befehl heraus. Der 
Adressenaddierer  (ein  einfacher Zähler)  erhält  einen  31 32 
Impuls und erhöht den  Zählerstand  um  eine Eins. Der 
Zählerstand wird  in das Befehlsadreßregister übertra-
gen  und wir  haben am Adreßbus die Adresse 1. 
ln  Bild 1.9 sehen wir die Ausgabe der Befehlsadresse 0 
und  das Holen des ersten Befehls-Byte. Bei dem Bild 
1.11  hat der Adreßbus  bereits die Adresse  1 und der 
betreffende Speicherplatz wird  ausgelesen. Über den 
Datenbus erfolgt die Einschreibung der höherwertigen 
Adresse hADR. Der Wert der hADR wird im Auffangre-
gister gespeichert. 
Nach  Abschluß  der Einschreibung  in  das  Auffangre-
gister gibt die Steuerlogik einen  Impuls auf den Adres-
senaddierer.  Dieser  erhöht  seinen  Zählerstand  von 
ADR  1  auf  ADR2.  Der  neue  Zählerstand  wird  dem 
Befehlsadreßregister  übermittelt, wie  Bild  1.12  zeigt. 
Über  die  Ausgangssteuerung  erhalten  wir  auf  den 
Adreßbus die Adresse ADR2. Damit wird der Speicher-
platz 2 adressiert. Der Speicherplatz wird ausgelesen 
und in das Datenbusregister übertragen. Ist  die Übertra-
gung abgeschlossen, gibt die Steuerlogik einen Impuls 
aus. 
Mit einem Steuerimpuls werden die Daten aus dem Auf-
fangregister  und  dem Datenbusregister nacheinander 
in  das  Operandenadreßregister  übertragen.  Damit 
steht  in  dem  Operandenadreßregister  die  neue 
Adresse, auf dem der Mikroprozessor den Operanden 
finden  kann. Diesen Vorgang haben wir in Bild 1.13. 
Mit einem Steuerimpuls wird der Inhalt des Operanden-
adreßregisters auf den Adreßbus geschaltet. ln diesem 
Fall  haben  wir  die  Adresse  12A.  Der  Inhalt  dieser 
Adresse  wird  über  den  Datenbus  ausgelesen.  Das 
Datenbusregister übermittelt die Daten dem Mikropro-
zessor.  Über  das Rechenwerk erfolgt  eine  Einschrei-
bung der Daten in das Register RO.  Bild  1.14 zeigt den 
Ablauf.  Nach  dem Einschreiben  der Daten  erhält der 
Adressenaddierer einen Impuls und die Adresse ADR3 
wird  vom  Befehlsadreßregister ausgegeben. Damit ist 
der »Neumann«-Zyklus abgeschlossen. 
Eines der wesentlichen Bestandteile des Mikroprozes-
sors  2650  ist das Rechenwerk. Neben  den arithmeti-
schen Funktionen  können auch  logische Operationen 
an den Daten durchgeführt werden. Daher bezeichnet 
man  das Rechenwerk auch  als  ALU  (Arithmetic Logic 
Unit). Durch die Funktionen und Operationen  läßt sich 
das Carry-Bit, das Overflow-Bit, das lnterdigit-Carry-Bit 
und  die Condition-Code-Bits  im  Programm-Status-Re-
gister PSU  (U ~  Unit) ändern. 
Wie bereits erwähnt, hat der Mikroprozessor 2650  sie-
ben  interne Mehrzweckregister. Davon  befinden  sich 
sechs in zwei  ·Registerbänken. Das Reglster-Select-Bit 
RS  im  unteren  Programm-Status-Byte PSL  bestimmt, 
auf  welche  Registerbank  jeweils  zugegriffen  werden 
kann. Um die Register-Register-Befehle wesentlich zu 
erleichtern, befindet  sich das Register RO außerhalb der 
beiden  Registerbänke.  Damit  ist  das  Register  RO 
zusätzlich  zu  einer  gewählten  Registerbank  immer 
anwählbar. Bild  1.11 
Unter-
programm~ 
Rücl<,sprung-
adreßspeicher 
Unter-
brechungs-
anforderung 
Unter-
brechung-s-
quittierung 
Ein-/Ru.s-
gabe -Steuer-
teitunsen 
Unter-
brechuns.s-
ta9 ik.. 
8 eding  u ng.s -
marke 
Decodierung des Befehls, Adressierung des Speicherplatzes und Einschreiben der werthöheren Adresse in  das Auffangregister bei einem 
3-Byte-Befehl  33 RdrefJ-
Bild  1.12 
Unter-
programm-
Rüc/f.,sprung-
adreßspeicher 
Unter-
brechungs-
anforderung 
Unter-
brechung.s-
quittierung 
Etn-!Ru.s-.., 
gabe -Steuer-
leitungen 
Unter-
brechung.:;-
togil< 
Et'n-/Rus-
gabelogik. 
ßedingung.s-
marke 
Decodierung des Befehls, Adressierung des Speicherplatzes und  Einschreiben der wertniederen Adresse  in das Datenregister bei einem 
34  3-Byte-Befehl Bild  1.13 
Unter-
programm-
Rüc/f.,sprung-
adreßspeicher 
Unter-
brechungs-
an  Forderung 
Unter-
brechungs-
qui  ttt.erung 
Ein-! Ru.s-
gabe- Steuer-
leitungen 
P.egi.5ter 
Unter-
brechungs-
logt"!< 
Et"n-/Rus-
gabelogil<. 
Decodü;r- und 
Steuerlogt·k 
Bedingungs-
marke 
Decodierung des Befehls, Datenübertragung der beiden Adressen von dem Auffang- und  Datenbusregister in das Operandendreßregister  35 36 
RdreO-
buo3 
Unter-
programm-
Rücl<,sprung-
adreßspeicher 
Operanden-
adreß-
regi.:ster 
Unter-
brechung~­
anforderung 
Unter-
brechung~­
quittierung 
Ein- /Ru.s-
gabe -Steuer-
teitungen 
Bild  1.14  Ausgeführter 3-Byte-Befehl im Mikroprozessor 2650 
Das  Programm-Status-Register PSU  enthält das  PSU-
und  das PSL-Byte.  Das  PSU-Byte  (Programm  Status 
Upper)  ist das obere Programm-Status-Byte, das PSL-
Register 
Unter-
brechungJ-
logt'l< 
Ein-/Rus-
gabelogil<. 
Oecodie:r- und 
Steuerlogik 
ßedingung.s-
marke 
Byte  (Programm Status Lower) das untere Programm-
Status-Byte.  Beide  zusammen  haben  einen  2-Byte-
Umfang, wobei  aber nur 14 der 16 Bit verwendet wer-den.  ln den 14 Bits sind die Status- und Steuerinforma-
tionen  enthalten.  Mit  speziellen  Programm-Status-
Befehlen kann der Inhalt der beiden Bytes von und nach 
Register RO geladen werden oder anhand einer Maske 
(binäres Wort bei einem 2-Byte-Befehl) geprüft, gesetzt 
oder  gelöscht  werden.  Dies  ist  dann  eine  Problem-
lösung durch die Software des Anwenders, wie wir dies 
im  Programm für das  Fernsehspiel durchführen. 
Die  einzelnen  Bits  der beiden  Programm-Status-Byte 
haben  folgende Bedeutung: 
PSU 
~;~~:~--~~-- 4
--fre~i- 3
--rs-!-2-rS-P-1~~s~~ 
S ~Sense 
F ~  Flag 
II ~  lnterrupt lnhibit 
SP2  ~  Stack Pointer 2 
SP1  ~  Stack Pointer 1 
SPO ~  Stack Pointer 0 
Es ergibt sich für das obere Programm-Status-Byte fol-
gende Tabelle: 
PSU-Bit  Abkürzung  *)  Bedeutung 
0,  1,  2  SP  Nummer des Speicher-
platzes  im  Unterprogramm-
Rücksprungadreßspeicher, 
der die zuletzt gespeicherte 
Rücksprungadresse bein-
haltet. Der Stack Pointer SP 
arbeitet dabei nach dem 
UFO-Speicherprinzip (Last 
ln  First Out), d.  h.  die 
zuletzt eingeschriebene 
Adresse wird  immer zuerst 
ausgelesen.  Insgesamt er-
geben  sich 8 Speicher-
möglichkeiten. 
3,  4  Diese Bits haben  immer 
eine 0. 
5  II  X  lnterrupt-lnhibit zur Unter-
drückung von weiteren 
Unterbrechungsanforderun-
gen. Mit einem 1-Signal 
(H-Pegel)  ist der Mikro-
prozessor 2650 für weitere 
Unterbrechungen (interrupt 
requests) blockiert. 
6 F  Flag-Ausgang  auf Pin  40. 
Bei  einem Flag erhält der 
Ausgang einen H-Pegel, 
andernfalls einen  L-Pegel. 
*)  Bei  einem X  sind  diese Probleme durch  die Software zu 
ersetzen.  37 PSU-Bit  Abkürzung 
7  s 
PSL 
CC1 ~  Condition Code 1 
CCO ~  Condition Code 0 
IDC ~  Interdigit Carry 
*) 
RS ~  Register Bank Select 
WC ~  With/Without Carry 
OVF ~  Overflow 
Bedeutung 
Sense-Eingang auf Pin  1. 
Bei einem H-Pegel kann 
das Sense-Bit abgefragt 
werden, andernfalls ist das 
Bit blockiert. 
0 
c 
COM ~  Logicai/Arithmetic Campare 
C ~  Carry/Borrow 
Für  den  Condition-Code  oder  den  Bedienungscode 
ergeben  sich  vier Möglichkeiten.  Die  Bedeutung  von 
CC1  und CCO nach Ausführung von bestimmten Befeh-
len  ist in der jeweiligen Tabelle  in  a),  b)  und c) zusam-
38  mengefaßt 
Es  ergibt  sich  für  das  untere  Programm-Status-Byte 
folgende Tabelle: 
PSL-Bit  Abkürzung  *)  Bedeutung 
0  c  Bei  einem Übertrag  in  einer 
Rechenoperation wird 
das werthöchste Bit des 
Rechenwerkes gespeichert 
und am Ausgang »Carry« 
(Übertrag) erscheint ein 
1-Signal  (H-Pegel). 
1  COM  X  Campare oder Vergleicher. 
Hiermit liegt der 2650  fest, 
ob  bei  einer Vergleichs-
operation die Daten als 
positive 8stellige Dualzahl 
(logischer Vergleich, 
COM = 1)  oder als Dual-
zahl  im  2er-Komplement 
(arithmetischer Vergleich, 
COM = 0) aufgefaßt 
werden  soll. 
2  OVF  Overflow oder Überlauf. 
Damit legt der 2650 fest, 
wenn bei  einer Addition 
oder Subtraktion von Dual-
zahlen  im  2er-Komplement 
der Zahlenbereich von 
8 Bit überschritten 
wurde. PSL-Bit  Abkürzung  *)  Bedeutung 
3  wc  X  With Carry  oder mit Über-
trag. Der 2650 legt hierbei 
fest, ob bei arithmetischen 
und Schiebeoperationen 
das Carry-Bit (Übertragsbit, 
Bit 0  im  PSL) mit einbe-
zogen werden soll 
(WC =  1)  oder nicht 
(WC= 0). 
4  RS  X  Register Bank Select oder 
Auswahl der Register-Bank. 
Der 2650 legt fest, welche 
der beiden Registerbänke 
benutzt werden soll: 
RS=O: 
Bank 0 mit 
Register R  1,  R2 und R3 
RS= 1: 
Bank 1 mit 
Register R4, R5 und R6 
5  IDC  Inter Digit Carry oder 
BCD-Übertrag. Der 2650 
setzt dieses Bit, wenn 
bei arithmetischen 
und Schiebeoperationen 
ein Übertrag von Bit 3 
nach Bit 4 stattgefunden 
hat. Wichtig für BCD-
arithmetische Rechen-
Operationen. 
PSU-Bit  Abkürzung  *)  Bedeutung 
6,7  cc  Condition-Code oder 
Bedienungscode. Dieses 
Bit wird bei Ausführung 
aller Befehle gesetzt, die 
eine Veränderung  in  einem 
der 7 Mehrzweckregister 
bewirken oder einen 
Vergleich durchführen. 
*)  Ist durch die Software zu  ersetzen. 
Für  den  Condition-Code  oder  den  Bedienungscode 
ergeben  sich  vier Möglichkeiten.  Die  Bedeutung  von 
CC1  und CCO nach Ausführung von bestimmten Befeh-
len  ist in der jeweiligen Tabelle  in a),  b)  und c)  zusam-
mengefaßt. 
a)  Laden,  Speichern, Eingabe,  arithmetische Befehle, 
logische Befehle, Schiebebefehle: 
<R> ist 
CC1  cco 
0 0  gleich Null 
0  1  positiv 
1  0  negativ 
1 1  XX 
<R> =  der  Inhalt des Registers R 
XX  =  Bedienungscode-Kombination kommt nicht vor  39 40 
CC1  cco 
0 0 
0  1 
1  0 
1  1 
b) Vergleichsbefehle: 
b1) <RO> =  <R>  ist 
b2)  <R>  =  [M]  ist 
gleich Null 
positiv 
negativ 
XX 
<R> =  Inhalt des Registers R 
<RO> =  Inhalt des Registers RO 
[M]  = Inhalt des Speicherplatzes mit der Adresse M 
XX  = Bedienungscode-Kombination  tritt nicht auf 
c) Testbefehle (TPSU, TPSL, TM  I): 
Von  den  in  der  Maske  auf  »1«  gesetzten  Bits sind  im 
Vergleichsbyte: 
CC1  cco 
0  0  alle auf »1 « 
0  1  XX 
1  0  nicht alle auf » 1 « 
1 1  XX 
XX= Bedienungscode-Kombination tritt nicht auf 
Für alle Register des Mikroprozessors können wir fol-
gende Tabelle verwenden: 
Unterprogramm-Rücksprungadreßspeicher 
14 .......................................................... 0 
0 
r-----------------~ 
1 
~----------------~ 
2 
~----------------~ 
3 
r-----------------~ 
4 
~----------------~ 
5 
~----------------~ 
6 
r-----------------~ 
7 
Schreib-Lese-Speicher  in  FILO-Arbeitsweise 
(8 X  15-RAM) 
Befeh  lsadreßreg  ist  er 
j1411sj  ........ . ... . ..... . ... . .... . . . . .. . .. . .. .. .....  I 
._,_._, 
Seite 
d) Allgemeine Register 
7 ...... . ... . .... . ... . ... . . ..... . .... . ...... . ..  0 
I I 
I  I 
I  I 
Reg 3'  (R6) l 
Reg  2'  (R5)  f  Registerbank RS 1 
Reg  1'  (R4)  f Reg  0  (RO) 
I 
Reg  3  (R3)} 
Reg  2  (R2)  Registerbank RSO 
1------------1 
Reg  1  (R1)  L__  _____  __J 
Programm-Status-Byte 
.__  __________  --1._  Campare 
.___  ____________  ___...  Overflow-Bit 
~:  Carry-Bit 
.___  ______________  ___,..,.. With/Without Carry 
'--------------------.Register  Bank Select 
.___-------------------~  Interdigit Carry 
'---------------------------...  Condition Code  41 42 
Befehlsklassen  für den 
Mikroprozessor 2650 
Die 75 Befehle des Mikroprozessors 2650 können wir in 
zahlreiche Befehlsklassen unterteilen: 
1.  Lade- und Speicherbefehle: 
Diese  Befehle  bewirken  einen  Datenaustausch  zwi-
schen  Register RO  und  einem der 6 übrigen Register. 
Wir arbeiten  im  »Format Z«.  Soll  der Datenaustausch 
zwischen einem Register und einem Speicherplatz vor-
genommen werden,  verwenden wir »Format A«  oder 
»Format  R«.  Die  Befehle  bewirken  auch  das  Laden 
eines im Befehl angegebenen 8-Bit-Wertes  in eines der 
7 allgemeinen Register. Wir verwenden das »Format 1«. 
Dabei  bedeutet  der  Befehl  »LOAD«  (Laden)  einen 
Datentransfer zum Register und der Befehl »STORE« 
(Speichern) einen Datentransfer vom Register. 
2. Ein-/  Ausgabe-Befehle: 
Der  Mikroprozessor  2650  besitzt  zwei  Möglichkeiten 
für die Ein-/  Ausgabe-Befehle: 
o  Mit  einem  1-Byte-Befehl kann  der Datenaustausch 
zwischen einem der si.eben Register und einem von 
zwei 8-Bit-E/A-Ports (Port C und Port D)  vorgenom-
men werden. Wir nehmen hierzu das »Format Z«. 
o  Bei  Verwendung  eines  2-Byte-Befehls  können  wir 
einen sogenannten »Extended 1/0-Betrieb« realisie-
ren. Hier erfolgt der Datenaustausch zwischen einem 
Register und einem von 256verschiedenen externen 
E/  A-Ports. Wir  verwenden  das  »Format  I«  und  die 
Adressierung  erfolgt  über  die  unteren  8-Bit  des 
Adreßbusses. Dieser Betrieb wird beim Fernsehspiel 
nicht verwendet. 
Zusätzlich können wir für eine serielle 1-Bit-Datenüber-
tragung das Sense-Bit (Eingang Pin  1) und das Flag-Bit 
(Ausgang  Pin  40)  des  Programm-Status-Registers 
benutzen. 
3. Arithmetische Operationen: 
Mit dem Mikroprozessor 2650 können Additionen und 
Subtraktionen  durchgeführt  werden.  Diese  Befehle 
bewirken eine Addition oder  Subtraktion zwischen dem 
Inhalt eines der 6 übrigen Register zum odervom Inhalt 
des Registers RO.  ln diesem Fall haben wir das »Format 
Z«. Bei einer anderen Befehlsstruktur erfolgt eine Addi-
tion oder Subtraktion zwischen dem Inhalt eines Spei-
cherplatzeszum oder vom  Inhalt eines Registers. Wir 
verwenden das »Format A«  oder »Format R«.  Im »For-
. mat  I« bewirkt der Befehl eine Addition oder Subtraktion 
eines  im Befehl angegebenen 8-Bit-Wertes zum  oder 
vom  Inhalt eines Registers. 
Wir können im WC-Bit (With Carry) des Programm-Sta-
tus-Registers  festlegen,  ob  bei  dieser Operation  das 
Übertragungsbit  (Bit 0 vom PSL) berücksichtigt werden 
soll  oder nicht. Zu  den  arithmetischen  Operationen  gehört auch  die 
Dezimalkorrektur. Der Befehl »RAR« dient zur Durch-
führung  des  1  Der-Übertrages  bei  Verwendung  der 
BCD-Arithmetik. 
4.  Logische Operationen: 
Mit den  logischen Operationen  können  wir  zwischen 
zwei Operanden logische Verknüpfungen durchführen. 
Dabei  stehen  uns  folgende  Verknüpfungen  zur  Ver-
fügung: 
UND-Funktion 
lnklusiv-ODER-Fun  ktion 
Exklusiv-ODER-Funktion 
Diese Befehle bewirken die logische Verknüpfung zwi-
schen  dem  Inhalt eines der übrigen Register mit dem 
Inhalt des Registers RO. Dabei verwenden wir das »For-
mat Z«. Bei der Verwendung von »Format A« oder »For-
mat R«  sind Verknüpfungen zwischen dem Inhalt eines 
Speicherplatzes  und  dem  Inhalt  eines  der  Register 
möglich.  Außerdem  kann  im  »Format  I«  eine  Ver-
knüpfung  eines  im  Befehl angegebenen 8-Bit-Wertes 
und  dem  Inhalt e1nes  der Register durchgeführt wer-
den. 
5. Schiebefunktionen: 
Mit einem Schiebebefehl wird der  Inhalt eines Registers 
um  eine Bit-Stelle nach  links  oder  rechts geschoben. 
Durch das Programm legen wir über das WC-Bit in Pro-
gramm-Status-Register fest, ob das Übertragsbit C (Bit 
0 im PSL) als neuntes Bit i1 den Schiebevorgang mit  ein-
bezogen werden soll. 
6. Vergleichsbefehle: 
Durch einen Vergleichsbefehl können wir zwei Operan-
den miteinander vergleichen. Als Ergebnis dieser Ope-
ration werden die beiden Bedingungscodebits CC des 
Programm-Status-Registers gesetzt. 
CC1  cco 
0 0  gleich Null 
0  1  positiv 
1  0  negativ 
1  1  tritt nicht auf 
Wir  legen  über das Bit COM  (Logicai/Arithmetic Com-
pare)  im Programm-Status-Register fest, ob die beiden 
Operanden  als  vorzeichenbehaftete  Größen  im  2er-
Komplement  (arithmetischer Vergleich, COM = C) oder 
als positive Größen ohne Vorzeichenbit (logischer Ver-
gleich, COM = 1) behandelt werden müssen. 
7. Verzweigungs- und Sprungbefehle: 
Hierbei  unterscheiden wir zwischen  den  unbedingten 
und  den bedingten Sprungbefehlen. 
Der unbedingte Sprungbefehl  ist  von keiner Bedingung 
(Entscheidung)  abhängig.  Kommt das  Programm  zu  43 44 
einem Befehl, wird er sofort von  dem Mikroprozessor 
durchgeführt. Wir  kennen hierzu folgende Befehle für 
den Mikroprozessor 2650: 
BCTR und BCTA: Bei dem Befehl BCTR haben wir eine 
relative Adresse und arbeiten daher  im »Format R«. Der 
Befehl BCT  Ahateine absolute Adresse und wir erhalten 
das »Format B«. 
ZBRR: Es ergibt sich ein  Programmsprung mit Adres-
senangabe,  die  relativ  zur  Adresse 0  ist. Wir koppeln 
das »FormatE« mit dem »Format R« und erhalten »For-
mat ER«. Es ergibt sich in der Page 0  (Seite 0) ein Adreß-
bereich zwischen -64 und +63, was den Adressen zwi-
schen  1  FCO  und  003F  im  sedezimalen  oder hexalen 
Zahlensystem entspricht. 
BXA:Wir haben einen absoluten Programmsprung mit 
lndizierung durch das  Indexregister R3 und R6. Hierbei 
verwenden wir das »Format EB«,  eine  Kopplung  zwi-
schen »FormatE« und »Format B«. 
Bei den  bedingten Sprungbefehlen hängt der weitere 
Programmablauf von einer Bedingung  (Entscheidung) 
ab.  Wir  arbeiten  in  den  »Formaten  R  oder  B«.  Der 
Sprung zu der im Befehl angegebenen Adresse gilt nur 
dann, wenn  der  im  Befehl  eingetragene Bedingungs-
code  mit  dem  Stand  der Bedingungscodebits  im  PSL 
übereinstimmt (Befehle BCTR und BCTA) und nicht mit 
dem Stand  der Bedingungscodebits  im  PSL  überein-
stimmt  (Befehle BCFR und BCFA). Der Sprung zu der  im 
Befehl angegebenen Adresse  erfolgt nur  dann, wenn 
der  Inhalt des  angegebenen  Registers von  folgenden 
Dingen abhängig  ist: 
a)  Inhalt ist nicht Null bei den Befehlen BRNR und BRNA 
b)  Inhalt  nach  Erhöhen  um  »1 «  (incrementieren)  ist 
nicht Null bei  den Befehlen BIRR  und  BIRA 
c)  Inhalt nach Verringern  um  »1 « (decrementieren)  ist 
nicht Null bei den Befehlen BDRR  und  BORA 
8. Unterprogramm-Sprungbefehls: 
Wir unterscheiden bei den Sprungbefehlen den Sprung 
in  das  Unterprogramm .und  den  Rücksprung  in  das 
Hauptprogramm. 
Bei den Sprüngen in das  Unterprogramm differenzieren 
wir wieder zwischen den unbedingten und den beding-
ten Sprungbefehlen. Dies gilt auch  für die Sprünge aus 
dem Unterprogramm. 
Bei einem Sprung in das Unterprogramm wird die letzte 
Adresse  im  Stapelzeiger  abgelegt.  Beim  Rücksprung 
holt sich der Mikroprozessor diese Adresse aus dem 
Stapelzeiger  und  kann  damit  sofort  sein  Hauptpro-
gramm wieder aufnehmen. 
9.  Befehle  zum  Ansteuern  des  Programm-Status-
gisters: 
Mit diesen Befehlen können wir  den  Inhalt eines Byte 
des Programm-Status-Registers abfragen oder setzen. 
Mit dem Befehl LPSU/LPSL wird der  Inhalt von Register 
RO  in eines der beiden Byte des PSR gebracht. Bei dem 
Befehl SPSU/SPSL haben wir die  umgekehrte Inhalts-
verschiebung. Mit dem Befehl CPSU/SPSL oder PPSU/PPSL werden 
alle  in  der zum  Befehl gehören~en Maske auf einem 
befindlichen Bit als 0 oder 1 in das entsprechende Pro-
gramm-Status-Byte übertragen. Die  übrigen Bits blei-
ben unverändert. 
Mit  dem  Befehl  TPSU/TPSL  werden  die  Bedingungs-
code-Bits auf  00  gesetzt, wenn an den Stellen, an denen 
sich in der Maske eine 1 befindet oder auch im entspre-
chenden Programm-Status-Byte eine  1 vorhanden  ist. 
Andernfalls erhalten wir CC = 1  0. 
1  0.  Übrige Befehle: 
Mit dem Befehl »HALT« geht der Mikroprozessor in sei-
nen »HALT«-Zustand über. Durch die Software können 
wir den Befehl nicht aufheben, sondern nur durch einen 
direkten Hardware-Zugriff auf den Leitungen »RESET« 
oder »INTREQ«.  , 
Durch den Befehl »NOP«  für »No Operation« können 
wir eine Zeitverzögerung  in das Programm eingeben. 
Der Befehl beansprucht nur Zeit. Mit dem Befehl »TMI« 
vergleicht  der  Mikroprozessor  den  Inhalt  eines  Re-
gisters mit einer  im Befehl eingegebenen Maske. Die 
Bedingungscodebits werden aufOOgesetzt, wenn sich 
an den Stellen in der Maske eine 1 befindet, sonst CC = 
10. 
Befehlsliste des Mikroprozessors 2650 
LODZ  I  0  I  0  I  0  I  0  I  0  I  0  I . I  (Z) 
(Load Register Zero) 
Lade  den  Inhalt  des  definierten Registers  in  das  Re-
gister RO. 
LODI  1.--o---.-1  o-1.--o---.-1 o-1.--o---.-1  -1  .--1  .  -;-I  ---._  I  (I) 
(Load  Immediate) 
Lade den mit Bit 0 bis 7 definierten Wert in das mit Bit 8 
und 9 adressierte Register. 
LODR  I  0  I 0  I  0  I  0  11  I  0  I . I . I  (R) 
(Load Relative) 
Lade deri  Inhalt der mit Bit 0 bis 6 errechneten Speicher-
adresse  in das mit Bit 8 und  9 adressierte Register. 
LODA  I  0  I  0  I 0  I  0  J1  11  I . I . I  (A) 
(Load Absolute) 
Lade den Inhalt der mit Bit 0 bis 12  definierten Speicher-
adresse in das mit Bit 16 und  17 definierte Register. 
STRZ  j1  j1  I  0  I  0  I  0  I 0  I . I . I  (Z) 
(Store Register Zero RO) 
Speichere den Inhalt des Registers RO  in  das mit Bit 0 
oder 1 definierte Register ab.  45 46 
STRR  11  11  I 0  I 0  11  I 0  I . I . I  (R) 
(Store Relative) 
Speichere  den  Inhalt des mit Bit 8  und  9 definierten 
Registers in die mit Bit 0 bis 6 errechnete effektive Spei-
cheradresse ab. 
STRA  \1  \1  I  0  l  0  ]1  \1  I . l . I (A) 
(Store Absolute) 
Speichere den  Inhalt des mit Bit 16 und  17 definierten 
Registers  in  die  mit Bit  0  bis  12  definierte Speicher-
adresse ab. 
ADDZ  11  I  0  I  0  I  0  I  0  I  0  I . I . I  (Z) 
(Add to Register Zero w/wo Carry) 
Addiere den  Inhalt des mit Bit 0 und  1 definierten Re-
gisters RO  unter Berücksichtigung des Statusbit WC. 
ADDI  11  I 0  I 0  I 0  I 0  11  I . I . I  (I) 
(Add  Immediate w/wo Carry) 
Addiere den mit Bit 0 bis 7 definierten Wert  in das mit Bit 
8 und 9 definierte Register unter Berücksichtigung des 
Statusbit WC. 
ADDR  11  I  0  I  0  I  0  11  I  0  I . I . I  (R) 
(Add Relative w/wo Carry) 
Addiere den Inhalt der mit Bit 0 bis 6 errechneten Spei-
cheradresse  in das mit Bit 8 und  9 definierte Register 
unter Berücksichtigung des Statusbit WC. 
ADDA  ]1  I 0  I 0  I 0  11  ]1  I . I . I  (A) 
(Add Absolute w  /wo Carry) 
Addiere den Inhalt der mit Bit 0 bis 12 definierten Spei-
cheradresse in das mit Bit 16 und 17 definierte Register 
unter Berücksichtigung des Statusbit WC. 
SUBZ  11  I  0  11  I  0  I  0  I  0  I . I . I  (Z) 
(Subtract from Register Zero w/wo Borrow) 
Addiere das 2er-Komplement des mit Bit 0 und 1 adres-
sierten  Registerinhaltes  in  das  Register  RO  unter 
Berücksichtigung des Statusbit WC. 
SUBI  11  I 0  11  I 0  I 0  11  I . I . I  (I) 
(Subtract Immediate w/wo Borrow) 
Addiere das 2er-Komplement des mit Bit 0 bis 7 defi-
nierten Wertes  in  das mit Bit 8  und  9 adressierte Re-
gister unter Berücksichtigung des Statusbit WC. 
SUBR  11  I  0 11  I  0  11  I  0  I . I . I  (R) 
(Subtract Relative w/wo Borrow) 
Addiere das 2er-Komplement des Inhaltes der mit Bit 0 
bis 6 errechneten Speicheradresse in das mit Bit 8 und 9 
adressierte Register  unter Berücksichtigung  des  Sta-
tusbit WC. 
~~~~~~~~~ 
SUBA  11  I 0  11  I 0  ]1  11  I . I . I  (A) 
(Subtract Absolute w/wo Borrow) 
Addiere das 2er-Komplement des Inhaltes der mit Bit 0 
bis 12 definierten Speicheradresse in  das mit Bit 16 und 17 definierte Register unter Berücksichtigung des Sta-
tusbit WC. 
DAR  11  I 0 -I  0  11  I 0  11  I . 1- I  (Z) 
(Decimal Adjust Register) 
Korrigiere  den  Inhalt  des mit Bit 0  und  1 definierten 
Registers in Abhängigkeit von den Statusbits C und IDC 
so, daß die beiden hexadezimalen Werte in zwei Dezi-
malzahlen umgewandelt werden. 
ANDZ  I  0  j1  I 0  I 0  I 0  I 0  I . I . I  (Z) 
(AND  to Register Zero, RO) 
Bringe  den  Inhalt des mit Bit  0  und  1 definierten Re-
gisters und  den  Inhalt des Registers RO  als UND-Ver-
knüpfung  in  das Register RO. Der  Inhalt des definierten 
Registers bleibt erhalten, während das Registers RO die 
UND-Verknüpfung beinhaltet. 
ANDI  I  0  j1  I  0  I  0  I  0  j1  I . I . I  (I) 
(AND  Immediate) 
Bringe den mit Bit 0 bis 7 definierten Wert und den  Inhalt 
des mit Bit 8  und 9 definierten Registers als  logische 
UND-Verknüpfung  in  dasselbe Register. 
ANDR  I 0  11  I 0  I 0  11  I 0  I . I . I  (R) 
(AND Relative) 
Bringe den Inhalt der mit Bit 0 und 6 errechneten Spei-
cheradresse und den Inhalt des mit Bit 8 und 9 definier-
ten  Registers  als  logische  UND-Verknüpfung  in  das-
selbe Register. 
ANDA  I 0  11  I 0  I 0  11 11  I . I . I  (A) 
(AND Absolute) 
Bringe den  Inhalt der mit Bit 0 bis  12 definierten Spei-
cheradresse auf den  Inhalt des mit Bit 16 und 17- defi-
nierten Registers als logische UND-Verknüpfung in das-
selbe Register. 
IORZ  1.---o-.-1  -1  1.----1-.-1-o  .---1  o--.-1-o  ,..---1  .--.-1:----.1  (Z) 
(lnclusive OR  to Register Zero) 
Bringe  den  Inhalt  des  mit Bit 0  und  1 definierten Re-
gisters  und  den  Inhalt  des  Registers  RO  als  logische 
lnklusiv-ODER-Verknüpfung  in das Register RO. 
lORI  I  0  I 1 I 1 I 0  I 0  I 1 I . I . I  (I) 
(lnclusive OR  Immediate) 
Bringe den mit Bit 0 bis 7 definierten Wert und den Inhalt 
des mit Bit  8  und  9 definierten Registers als  logische 
lnklusiv-ODER-Verknüpfung  in  dasselbe Register. 
IORR  I 0  I 1 11  I 0 11  I 0  I  . I . I  (R) 
(lnclusive OR  Relative) 
Bringe den  Inhalt der mit Bit 0 bis  6 errechneten Spei-
cheradresse und den Inhalt des mit Bit 8 und 9 definier-
ten  Registers  als _  lnklusiv-ODER-Verknüpfung  in  das-
selbe Register. 
IORA  .----1  o--.1  -1  .-------1  1------,----j  -o  .-I  1-----,--l-1  .---1  .---,---1  --._  I  (A) 
(lnclusive OR  Absolute) 
Bringe den  Inhalt der mit Bit 0 bis  12 definierten Spei- 47 48 
cheradresse und den Inhalt des mit Bit 16 und 17 defi-
nierten  Registers  als  lnklusiv-ODER-Verknüpfung  in 
dasselbe Register. 
EORZ  I 0  I 0 11  I 0  I 0  I 0  I  .JJ  (Z) 
(Exclusive OR  to Register Zero) 
Bringe  den  Inhalt  des  mit Bit 0  und  1 definierten Re-
gisters  und  den  Inhalt des Registers RO  als Exklusiv-
ODER-Verknüpfung  in das Register RO. 
EORI  I 0  I 0  11  I 0  I 0  I 1  I . I . I  (I) 
(Exclusive OR  Immediate) 
Bringe den mit Bit 0 bis 7 definierten Wert und den Inhalt 
des mit Bit 8  und  9 definierten Registers als  logische 
Exklusiv-ODER-Verknüpfung  in dasselbe Register. 
EORR  I 0  I 0  11  I 0  11  I 0  I . I . I  (R) 
(Exclusive OR  Relative) 
Bringe den  Inhalt der mit Bit 0  bis  6 errechneten Spei-
cheradresseund den Inhalt des mit Bit 8 und 9 definier-
ten Registers  als  Exklusiv-ODER-Verknüpfung  in  das-
selbe Register. 
EORA  I 0  I 0  /1  I 0  11  /1  I . I . I  (A) 
(Exclusive OR  Absolute) 
Bringe den Inhalt der mit Bit 0  bis  12 definierten Spei-
cheradresse und den Inhalt des mit Bit  16 und 17 defi-
nierten  Registers  als  Exklusiv-ODER-Verknüpfung  in 
dasselbe Register. 
COMZ  11  I 1 11  I 0  I 0  I 0  I . I . I  (Z) 
(Compare to Register Zero Arithmetic/Logical) 
Vergleiche  den  Inhalt des mit Bit 0  und  1 definierten 
Registers mit dem Inhalt  des Registers RO unter Berück-
sichtigung des Statusbit COM. Setze die Statusbit CCO, 
CC1  in Abhängigkeit von dem Ergebnis. 
COMI  11  11  11  I 0  I 0  11  I . I . I  (I) 
(Compare Immediate Arithmetic/Logical) 
Vergleiche den Inhalt des mit Bit  0 bis 7 definierten Wer-
tes mit dem  Inhalt des mit Bit 8  und  9 definierten Re-
gisters  unter  Berücksichtigung  des  Statusbit  COM. 
Setze  die  Statusbit  CCO,  CC1  in  Abhängigkeit  vom 
Erg  e  b  n  i  s,---.  -----.------,----r----,r---.---.-------,----. 
COMR  11  11  j1  I 0  I 1 I 0  I . I . I  (R) 
(Compare Relative Arithmetic/Logical) 
Vergleiche  den  Inhalt der mit  Bit  0  bis 6 errechneten 
Speicheradresse mit  dem Inhalt des mit Bit  8 und 9 defi-
nierten Registers unter Berücksichtigung des Statusbit 
COM. Setze die Statusbit CCO, CC1  in Abhängigkeitvon 
dem Ergebnis. 
COMA  ,--1  1-.-l  -1  lr-1-.-1  -0  ,--1  1-,-1  -1  .--1  ·-,-1  ---,.  I  (A) 
(Compare Absolute Arithmetic/Logical) 
Vergleiche  den  Inhalt  der mit  Bit  0  bis  12 definierten 
Speicheradresse mit dem  Inhalt des mit Bit 16 und  17 
definierten Registers unter Berücksichtigung  des Sta-
tusbit COM. Setze den Statusbit CCO, CC1  in Abhängig-
keit von dem Ergebnis. RRR  I  1 I  0 11  I  1 I  0  I  0  I I  .  I  (Z) 
(Rotate Register Right w/wo Carry) 
Verschiebe den  Inhalt  des  mit Bit 0 und  1 definierten 
Registers um eine Stelle nach rechts unter Berücksich-
tigung  des  Statusbit WC.  Das  rechte  hinausgescho-
bene Bit wird  links wieder eingeschrieben. 
RRL  11  I 1 I 0  I 1 I 0  I 0  I . I  .  I  (Z) 
(Rotate Register Left w  /wo Carry) 
Verschiebe den  Inhalt  des  mit Bit 0 und  1 definierten 
Registers um eine Stelle nach links unter Berücksichti-
gung des Statusbit WC. Das links hinausgeschobene Bit 
wird  rechts wieder eingeschrieben. 
BCTR  I 0  I 0  I 0  I 1 I 1 I 0  I . I . I  (R) 
(Branch On  Condition True Relative) 
Springe  an  die  mit  Bit  0  bis  6  errechnete  Speicher-
adresse, wenn  Bit 8  und  9 mit den Statusbit CC1  und 
CCO  übereinstimmen.  Springe  unbedingt, wenn  Bit 8 
und 9 auf  1 gese\zt sind. 
BCT  A  I 0  I 0  I 0  I 1 I 1 I 1 I . I . I  (B) 
(Branch On  Condition True Absolute) 
Springe  an  die  mit  Bit  0  bis  14  definierte  Speicher-
adresse,wenn Bit 16 und 17 mitden StatusbitCCO, CC1 
übereinstimmen. Springe unbedingt, wenn Bit 8 und 9 
auf  1 gesetzt sind. 
BCFR  I 1 I 0  I 0  I 1 I 1 I 0  I . I .  !  (R) 
(Branch On  Condition False Relative) 
Springe  an  die  mit  Bit  0  bis  6  errechnete  Speicher-
adresse, wenn Bit 8 und 9 mit den Statusbit CCO, CC1 
nicht übereinstimmen. 
BCFA  [1  I 0  I 0 11  [1  11  I .·[  . I  (B) 
(Branch On  Condition False Absolute) 
Springe  an  die  mit  Bit  0  bis  14  definierte Speicher-
adresse, wenn Bit 16  und 17 mit den Statusbit CCO, CC1 
nicht übereinstimmen. 
BRNR  I 0  I 1 I 0  I 1 I 1  I 0  I . I . I  (R) 
(Branch On  Register Non-Zero Relative) 
Springe  an  die mit Bit  0  bis  6  errechnete  Speicher-
adresse, wenn der Inhalt des mit Bit 8 und 9 definierten 
Registers nicht 0 ist. 
BRNA  I 0  I 1 I 0  I 1 I 1 I 1 I  .  I . I  (B) 
(Branch On  Register Non-Zero Absolute) 
Springe  an  die mit  Bit  0  bis  14  definierte  Speicher-
adresse, wenn der Inhalt des mit Bit 16 und 17 definier-
ten Registers nicht 0 ist. 
BIRR  I 1 I 1 I 0  I 1 I 1 I 0  I . I . I  (R) 
(Branch On  lncrementing Register Relative) 
Inkrementiere den Inhalt des mit Bit 8 und 9 definierten 
Registers und springe an die mit Bit 0 bis 6 errechnete 
Speicheradresse, wenn diese gleich 0 ist.  49 50 
BIRA  j1  I 1  I 0  I 1  I 1  I 1 I . .  I  (B) 
(Branch On  lncrementing Register Absolute) 
Inkrementiere den Inhalt des mit Bit 16 und 17 definier-
ten Registers  und  springe an  die mit Bit 0 bis  14 defi-
nierte Speicheradresse, wenn diese gleich 0  ist. 
BDRR  j1  !  1  I 1 I 1  j1  I 0  I . I . I  (R) 
(Branch On  Decrementing Register Relative) 
Dekrementiere den Inhalt des mit Bit 8 und 9 definierten 
Registers und  springe an die mit Bit 0 bis 6 errechnete 
Speicheradresse, wenn diese ungleich 0  ist. 
BORA  11  j1  j1  j1  11  11  I . I . I  (B) 
(Branch On  Decrementing Register Absolute) 
Dekrementiere den Inhalt des mit Bit 16  und 17  definier-
ten Registers  und  springe an  die mit Bit 0 bis  14 defi-
nierte Speicheradresse, wenn diese ungleich 0  ist. 
ZBRR  11  I  0  I  0  )1  11  I  0  )1  j1  )  (R) 
(Zero Branch Relative, Unconditional) 
Springe unbedingt an die mit Bit 0 bis 6 definierte Spei-
cheradresse. Die Basisadresse ist gleich 0. Es wird kein 
Register  im 2650 adressiert. 
BXA  11  I 0  I 0  j1  11  11 11  11  I  (B) 
(Branch  lndexed Absolute, Unconditional) 
Springe unbedingt an die Speicheradresse, die sich aus 
der Addition von Bit 0 bis 14 mit  dem  Inhalt  von Register 
3 ergibt. Der Registerinhalt wird aber nicht verändert. 
BSTR  I  0  I 0  11  j1  11  I  0  I  (R) 
(Branch To Subroutine On  Condition True, Relative) 
Springe  an  die  mit Bit  0  bis  6  errechnete  Speicher-
adresse, wenn Bit 8 und 9 mit den Statusbit CCO, CC1 
übereinstimmen. Springe unbedingt, wenn Bit 8 und 9 
auf 1 gesetzt sind. Bringe vor dem Sprung in  das Unter-
programm die derzeitige Befehlsadresse in den Stapel-
zeiger. 
BSTA  I  0  I  0  \1  j1  11  j1  I .  I· . I (B) 
(Branch To Subroutine On  Condition True, Absolute) 
Springe  an  die  mit  Bit  0  bis  14  definierte  Speicher-
adresse, wenn Bit 16  und 17 mitden StatusbitCCO, CC1 
übereinstimmen. Springe unbedingt, wenn Bit 8 und 9 
auf 1 gesetzt sind. Bringe vor dem Sprung die  derzeitige 
Befehlsadresse in den Stapelzeiger. 
BSFR  j1  I 0  j1 j1  11  I 0  1 . I . I  (R) 
(Branch To Subroutine On  Condition False, Relative) 
Springe  an  die  mit Bit  0  bis  6  errechnete  Speicher-
adresse, wenn Bit 8 und 9 mit den Statusbit CCO, CC1 
nicht übereinstimmen. Bringe  vor  dem Sprung  in  das 
Unterprogramm die derzeitige Befehlsadresse  in  den 
Stapelzeiger. 
BSFA/  r-- 1---r-1  -0  r---11---r-j  -1  ,--11--,---l-1  .--,  .  --,---1-----,·  I  (A) 
(Branch To Subroutine On  Condition False, Absolute) 
Springe  an  die  mit  Bit  0  bis  14 definierte  Speicher-
adresse, wenn Bit 16  und 17 mit den StatusbitCCO, CC1 nicht  übereinstimmen.  Bringe  vor  dem  Sprung  ins 
Unterprogramm die derzeitige Befehlsadresse  in  den 
Stapelzeiger. 
BSNR  I  0  j1  j1  j1  11  I  0  I  (R) 
(Branch To Subroutine On Non-Zero Register, Relative) 
Springe  an  die  mit  Bit  0  bis  6  errechnete  Speicher-
adresse, wenn der Inhalt des mit Bit 8 und 9 definierten 
Registers  nicht 0  ist.  Bringe  vor  dem  Sprung  in  das 
Unterprogramm  die  derzeitige Befehlsadresse  in  den 
Stapelzeiger. 
BSNA  I  0  11  11  11  11  11  I  . I . I  (B) 
(Branch  To  Subroutine On  Non-Zero Register, Abso-
lute) 
Springe  an  die  mit  Bit  0  bis  14  definierte  Speicher-
adresse, wenn der Inhalt des mit Bit 16 und 17 definier-
ten Registers nicht 0 ist. Bringe vor dem Sprung  in  das 
Unterprogramm  die  derzeitige Befehlsadresse  in  den 
Stapelzeiger. 
ZBSR  11  I 0  11  11  j1  I 0  j1  11  I  (R) 
(Zero Branch To Subroutine Relative) 
Springe unbedingt an die mit Bit 0 bis 6 definierte Spei-
cheradresse. Die Basisadresse ist gleich 0. Es wird kein 
Register  adressiert.  Bringe  vor  dem  Sprung  in  das 
Unterprogramm  die  derzeitige Befehlsadresse  in  den 
Stapelzeiger. 
BSXA  11  I 0  11  j1  11  j1  11  j1  I  (B) 
(Branch To Subroutine, lndexed, Absolute Unconditio-
nal) 
Springe unbedingt an die Speicheradresse, die  sich aus 
der Addition von Bit 0 bis 14 mit  dem Inhalt  von Register 
R3 ergibt. Der Registerinhalt bleibt aber unverändert. 
Bringe vor dem Sprung die  derzeitige Befehlsadresse  in 
den Stapelzeiger. 
RETC  I 0  I 0  I 0  j1  I 0  j1  I . I . I  (Z) 
(Return From Subroutine, Conditional) 
Springe an die Speicheradresse, die zuletzt im Stapel-
zeiger abgelegt worden  ist, wenn  Bit 0  und  1 mit den 
Statusbit CCO,  CC1  übereinstimmen  und  dekremen-
tiere den Stapelzeiger. Springe unbedingt, wenn Bit 8 
und 9 auf 1 gesetzt sind. 
RETE  I 0  I 0  11  j1  I 0  j1  I . I I  (Z) 
(Return From Subroutine and  Enable) 
Springe an die Speicheradresse, die zuletzt im Stapel-
zeiger abgelegt worden  ist, wenn  Bit 0  und  1 mit den 
Statusbit  CCO,  CC1  übereinstimmen  und  dekremen-
tiere den Stapelzeiger. Lösche zugleich das Statusbit II. 
Springe unbedingt, wenn Bit 8 und 9 auf 1 gesetzt sind. 
WRTD  11  11  11  11  I 0  I 0  I . I . I  (Z) 
(WriteData) 
Schreibe den Inhalt des mit Bit 0 und 1 definierten Regi-
sters in den Ausgabe-Port D.  51 52 
REDD  I 0  11 11 11  I 0  I 0  I . I . I  (Z) 
(Read Data) 
Hole den Inhalt des Eingabe-Port D in das mit Bit  0 und 1 
definierte Register. 
WRTC  J1  I 0  11  11  I 0  I 0  I . I . I  (Z) 
(Write Control) 
Schreibe den Inhalt des mit Bit 0 und 1 definierten Regi-
sters in den Ausgabe-Port C. 
REDC  I 0  I 0  11  j1  I 0  I 0  I . I . I  (Z) 
(Read Control) 
Hole den Inhalt des Eingabe-Port C in das mit Bit 0 und 1 
definierte Register. 
WRTE  11  11  I 0  j1  I 0  11  I . I . I  (I) 
(Write Extended) 
Schreibe den Inhalt des mit Bit 8 und 9 definierten Re-
gisters in den mit Bit 0 bis 7 definierten Ausgangs-Port. 
REDE  I 0  11  I 0  11  I 0  J1  I . I . I  (I) 
(Read Extended) 
Hole den Inhalt des mit Bit 0 bis 7 definierten Eingabe-
Port in das mit Bit 8 und  9 definierte Register. 
HALT  I 0  j1  I 0  I 0  I 0  I 0  I 0  I 0  I  (E) 
(Halt, Enter Wait State) 
Halte den Mikroprozessor 2650 an und reagiere nur auf 
RESET oder INTREQ. Der Befehl »HALT« wird durch die 
Software gegeben und durch die Hardware wieder  auf-
gehoben. 
NOP  11  j1  I 0  I 0  I 0  I 0  I 0  I 0  I  (E) 
(No Operation) 
Leerbefehl.  Der  Mikroprozessor  2650  geht  im  Pro-
gramm weiter. Zeitverzögerung durch die Software. 
TMI  11  j1  11 11  I 0  J1  I . I . I  (I) 
(Test Under Mask Immediate) 
Teste,  ob jedes auf 1 gesetzte Bit 0 bis 7 ein äquivalen-
tes  auf  1 gesetztes Bit  im  mit Bit 8 und 9 definierten 
Register hat. Setze die Statusbit CCO, CC1  in Abhängig-
keit vom Ergebnis. 
LPSU  11  I  0  I  0  J1  I  0  I  0  J1  I  0  I  (E) 
(Load Program Status, Upper) 
Lade das obere Programmstatus-Register PSU mit  dem 
Inhalt des Registers RO. 
LPSL  J1  I  0  I  0  11  I  0  I  0  11  11  I  (E) 
(Load Program Status, Lower) 
Lade  das  untere  Programmstatus-Register  PSL  mit 
dem  Inhalt des Registers RO. 
SPSU  I  0  I  0  I  0  11  I  0  I  0  j1  I  0  I  (E) 
(Store Program Status, Upper) 
Lade  das Register RO  mit dem  Inhalt des oberen Pro-
grammsta  tus-Registers PSU. SPSL  I  0  I  0  I  0  11  I  0  I  0  11  11  I  (E) 
(Store Program Status, Lower) 
Lade das Register RO  mit dem  Inhalt des unteren Pro-
grammstatus-Registers PSL. 
CPSU  I  0  11  j1  j1  I  0  j1  I  0  I  0  I  (E) 
(Ciear Program Status, Upper, Masked) 
Lösche jedes Bit des  oberen Programmstatuswortes, 
dessen äquivalentes Bit 0 bis 7 eine 1 enthält. 
CPSL  I  0  j1  11  j1  I  0  11  I  0  J1  ! (E) 
(Ciear Program Status, Lower, Masked) 
Lösche jedes Bit des unteren Programmstatuswortes, 
dessen  äquivalentes Bit 0 bis  7 eine 1 enthält. 
PPSU  I  0 11  j. 1  j1  I  0  ]1  j1  I  0  I  (E) 
(Preset Program Status, Upper, Masked) 
Setze  jedes  Bit  des  oberen  Programmstatuswortes 
auf 1, dessen äquivalentes Bit 0 bis  7 eine 1 enthält. 
PPSL  I 0  J1  J1  j1  I 0  J1  j1  j1  1  (E) 
(Preset Program· Status, Lower, Masked) 
Setze  jedes  Bit  des  unteren  Programmstatuswortes 
auf 1,  dessen  äquivalentes Bit 0 bis  7 eine 1 enthält. 
TPSU  j1  I  0  j1  j1  I  0  J1  I  0  I  0  I  (E) 
(Test Program Status, Upper: Masked) 
Teste,  ob jedes auf 1 gesetzte Bit 0 bis 7 ein äquivalen-
tes auf 1 gesetztes Bit im oberen Programmstatuswort 
hat. Setze die Statusbit CCO, CC1  in Abhängigkeit vom 
Ergebnis. 
i4---1Byt•-Bef-e-hle ~-t----2Byte- Befehle -------ii--3Byt~C~-9e1ehle___., 
0  X  LODZ  LODI  LODR  V/,/;/LÖÖA////, 
R1  R2  R3  RO  R  R2  R3  RO  R1  R 2  R 3  RO  R1  R2  R3 
5 
RRR 
RO  R1  R2  R1  R2  R 3  RO 
6 
IORZ  lORI 
RO  R1  R2 
7 
REDD 
RO  R1  R2 
8 
ADDZ  ADDI 
9  IVIVILPsub•sL  DAR 
V"V"J"  r  l"  RO  R1  R:2  RJ 
B  WRTC  TPSU  ITPSLlX  I''TlX 
R 0 R 1 R 1  R 3  'I  .  L  ,l 
D 
RO 
E 
RO 
F 
R 
RRL  WRTE 
R1  R2 R3  RO  R1  R2 
COMZ  CO MI 
R1  R2  R3  RO  R1  R2 
WRTD  TMI 
R1  R  R R  R 
~lndizierungmöglich 
~15bit-Adressierung 
IORR  V/  /:)OR,A/  ///, 
ADDR  0"/AD.DÄ~  Rn  R!  R1  R.3- Rll  R!  R'l  R3 
BSFR  izsSR 0,_  '\BSF~~  '\jBSXA 
0 I 2  0  ~  2  X= RJ 
BDRR  ~""""'-;BD~~~~"--:  R1  R 3 R  Rl  R2  R 
f-- r~ativeAdressierung  .........,"--- absoluteAdressierung ..... 
r---- indirriote Adressierung mögt  ich-------.. 
53 54 
TPSL  11  I  0  11  11  I 0  11  I 0  11  I  (E) 
(Test Program Status, Lower, Masked) 
Teste,  ob jedes auf 1 gesetzte Bit 0 bis 7 ein äquivalen-
tes auf 1 gesetztes Bit  im unteren Programmstatuswort 
hat. Setze die Statusbit CCO, CC1  in  Abhängigkeit vom 
Ergebnis. 
Befehlsvorrat-Tabelle des Mikroprozessors 2650 
MNEMONIC  OP-Code  Format  Byte 
R oder CC 
3  2  1 0 
1:: 
LODg 
03  02  01  - 1Z  1 
Ci> 
07  06  05  04  21  2  .J:: 
0 
OB  OA  09  08  2R  2  "Ci) 
a.  OF  OE  OD  oc  3A  3 
~ 
STR  {  ~  C3  C2  C1  - 1Z  1  1:: 
Q) 
CB  CA  C9 C8  2R  2  "'0 
ca 
CF  CE  CD  CC  3A  3  _J 
ADDg 
83  82  81  80  1Z  1 
87  86  85  84  21  2 
..lll:: 
8B  8A  89 88  2R  2 
~  8F  8E  80  8C  3A  3 
E 
sus{ ~  A3  A2  A1  AO  1Z  1 
:S 
A7  A6  A5 A4  21  2 
~  AB  AA  A9  A8  2R  2 
- A  AF  AE  AD  AC  3A  3 
DAD  D  97  96  95 94  1Z  1 
Damit ergeben sich 245 Befehle  für  das Mikroprozes-
sorsystem.  Bitte  achten Sie  bei  der Programmierung 
auf die 1-, 2- oder 3-Byte-Struktur, damit ein ordnungs-
gemäßer Ablauf garantiert ist. 
Zyklus  PSW-Bit 
cc  lOS  c  OVF  SP  II  F 
2 
•  2 
•  3 
•  4 
•  2 
•  3 
4 
2 
• • •  •  2 
•  •  •  •  3 
• • •  •  4 
• • • •  2 
• • •  •  2 
• • • •  3 
• •  ••  •  4 
•  •  •  •  3 
• • MNEMONIC  OP-Code  Format  Byte  Zyklus  PSW-Bit 
R oder CC  cc  IDS  c  OVF  SP  II  F 
3  2  1 0 
ANDg 
43  42  41  40  1Z  1  2 
•  r:::  47  46  45 44  21  2 2 
•  Q) 
48  4A  49  48  2R  2  3 
•  C> 
r::: 
4F  4E  4D  4C  3A  3  4 
•  ~ 
- a. 
IOR  {; 
63  62  61  60  1Z  1  2 
•  =~  r::: 
67  66 65 64  21  2 2 
•  ..lll:: 
~  68  6A  69  68  2R  2  3 
•  Q)  6F  6E  6D  6C  3A  3  4 
•  ~ 
0 
EORg 
23  22  21  20  1Z  1 2 
•  rJ) 
"6J  27  26  25  24  21  2 2 
•  0 
....J 
28  2A  29  28  2R  2  3 
•  2F  2E  2D  2C  3A  3  4 
• 
COM{; 
E3  E2  E1  EO  1Z  1 2 
•  -~  E7  E6  E5  E4  21  2 2 
•  r:::  0 
~  ·a;  EB  EA  E9 E8  2R  2 3 
•  Q)-
EF  EE  ED  EC  3A  3  4 
• 
·- C> 
~ ... 
tS~  RRR  53  52  51  50  1Z  1 2 
•  •  •  •  RRL  D3  D2  D1  DO  1Z  1 2 
•  •  •  • 
BCT  {~  ~B  1A  19  18  2R  2  3 
Q)  1F  1E  1D  1C  38  3 3 
:E 
BCF  { ~  - 9A  99  98  2R  2  3  Q) 
- 9E  9D  9C  38  3  3  Q) 
- .c 
0> 
BRN  { ~  58  5A  59  58  2R  2 3  r::: 
~  5F  5E  5D  5C  38  3  3 
c. 
Cf) 
BIR  { ~  DB  DA  D9  D8  2R  2  3 
DF  DE  DD  DC  38  3  3 
55 MNEMONIC  OP-Code  Format  Byte  Zyklus  PSW-Bit 
R oder CC  cc  IDS  c  OVF  SP  II  F 
3 2 1  0 
0,- BDR  {~  FB  FA  F9  F8  2R  2  3 
t:.c.  FF  FE  FD  FC  3B  3 3 
:::)~  .....  Q) 
ZBRR  9B  - - - 2ER  2 3 
g-.o 
BXA  9F  - - - 3EB  3 3 
(L; 
BST 
{~  3B  3A  39  38  2R  2 3 
•  Cl 
3F  3E  3D  3C  3B  3 3 
•  t: 
::::::J 
{~  - BA  B9  B8  2R  2 3 
•  0.~  BSF 
er  t: 
- BE  BD  BC  3B  3 3 
•  E ::::::~ 
BSN  { ~  7B  7A  79  78  2R  2 3 
•  E  0. 
ro  Cl) 
7F  7E  7D  7C  3B  3 3 
•  ._.:::.:. 
ClU 
ZBST  BB  - - - 2ER  2 3  0  ::::::J 
o_a: 
BSXA  BF  - - - 3EB  3 3 
2 
RET  { ~  17  16  15  14  1Z  1 3 
•  t: 
::::>  37  36  35 34  1Z  1  3 
• •  WRTD  F3  F2  F1  FO  1Z  1 2 
-...a;  REDD  73  72  71  70  1Z  1 2 
•  Q)_o 
.o  ro  WRTC  B3  B2  B1  BQ  1Z  1 2 
roe> 
Cl  Cl) 
REDC  33  32  31  30  1Z  1 2 
•  ·=  :::::1 
W<( 
WRTE  D7  D6  D5  D4  21  2 3 
REDE  57  56  55  54  21  2 3 
•  Q) 
HALT  - - - 40  1E  1 1 
::c 
Q) 
NOP  - - - CO  1E  1 1 
'äi 
TMI  F7  F6  F5  F4  21  2 3 
•  [D 
...:  ~  LPS  { ~  92  1E  1 2 
• • •  Cl.._. 
93  1E  1 2 
•  • • •  o  ro 
O:U5 
56 MNEMONIC  OP-Code  Format  Byte 
R oder CC 
3 2  1  0 
SPS  {  ~  12  1E  1 
CIJ 
13  1E  1  ::J 
:rg 
CPS  {  ~  74  2EI  2 
er 
75  2EI  2 
E 
E 
PPS 
{~  76  2EI  2 
~  77  2EI  2  Cl 
0 
{~  84  2EI  2 
a:  TPS 
85  2EI  2 
Operationscode-Tabelle 
1.2  Programmierbares Video-Interface 
Nach der Arbeitsweise und der Funktion des Mikropro-
zessors  2650 beschäftigen wir  uns  nun mit dem  pro-
grammierbaren  Video-Interface.  Das  Interface  ist  die 
Schnittstelle zwischen dem Mikroprozessorsystem und 
dem FernsehteiL 
Mit dem programmierbaren Video-Interface können wir 
zwei Bildschirmvarianten realisieren. Die erste Variante 
ist ein RAM-Bildwiederholungsspeicher und wird daher 
als  RAM-Bildwiederholungs-System  bezeichnet.  Die 
zweite Möglichkeit  ist das objektorientierte System und 
wesentlich  leichter durch die Elektronik zu  realisieren. 
Zyklus  PSW-Bit 
cc  IDS  c  OVF  SP  II  F 
2 
•  2 
•  3 
• • •  3 
• • •  •  3 
• • •  3 
• • •  •  3 
•  3 
• 
Bild 1.15 zeigt uns das Blockschaltbild eines mikroprozes-
sorgesteuerten  Systems  mit  einem  Bildspeicher-RAM. 
Ein RAM (Random Access Memory) ist ein Schreib-Lese-
Speicher mit wahlfreiem Zugriff. Im Gegensatz zum ROM 
(Read  Only  Memory  =  Festwertspeicher= Nur-Lese-
Speicher) können wir in ein RAM Daten einschreiben und 
wieder zerstörungsfrei auslesen. Wir erhalten daher bei 
einem  RAM-Bildwiederholungs-System  keinen  festpro-
grammierten  Speicherabruf  durch  einen  Festwertspei-
cher, sondern das System holt sich  für das Fernsehbild 
die  eingegebenen  Daten  aus  dem  Schreib-Lese-Spei-
cher.  Der Schreib-Lese-Speicher muß  eine  große Spei-
cherkapazität aufweisen.  57 58 
Separat  zu  dem  RAM  benötigen  wir  noch  den  Pro-
gramm- oder  Befehlsspeicher.  Für  diesen  Speicher 
müssen wir ein  ROM  verwenden. 
Die einzelnen Punkte auf  dem Bildschirm sind bei einem 
RAM-Bildwiederholungs-System nicht von einem Pro-
gramm  im  Festwertspeicher  abhängig,  sondern  wir 
können  sie  individuell  durch  eine  externe  Tastatur 
bestimmen. Wir erhalten auf  diese Weise  einen »Grafik-
Computer«. 
Die gesamte Speicherung des Fernsehbildes erfolgt in 
einem Schreib-Lese-Speicher. Die Bit-Kapazität dieses 
Speichers  bestimmt  damit  das  Auflösungsvermögen 
für den Bildschirm.  ln  Bild  1.15 hat der Speicher eine 
Organisation von 4 k x 8 Bit, das heißt, wir haben 4096 
Adressen  und  jede  Adresse besteht aus  einem Byte. 
Dies ergibt eine gesamte Speicherkapazität von 32 k. 
Der Speicher für das Bildschirm-RAM kann auf 32 k x 8 
Bit erweitert werden,  da  der Mikroprozessor 2650  für 
eine  Gesamtadressierung  von  32  k-Adressen  ausge-
legt  ist. Wir würden  in diesem Fall  eine Speicherkapa-
zität von 32 k x 8 Bit- 256 k (~  262 144 Speicherplätze) 
erhalten. 
Für eine Matrix  von  128X124 Punkten  und  4 Farben 
benötigen wir  einen  32 k-Speicher, wie wir  ihn  in  Bild 
1.15 haben. Das  Fernsehbild  läßt sich dadurch  in  128 
Spalten und 124 Zeilen zerlegen und wir erhalten eine 
gute Auflösung. Erweitern wir die Kapazität auf64  k, so 
können  wir  auf  dem  Fernsehbild  eine  Matrix  von 
128X248 Punkten auflösen. 
Für  den  Betrieb  eines  RAM-Bildwiederholungsspei-
chers benötigen wir einen OMA-Kanal (Direct Memory 
Access), das heißt, wir müssen durch die Tastatur oder 
das Potentiometer in der Lage sein, den Speicherinhalt 
des  Bildschirm-RAM  direkt  zu  ändern.  Ohne  diesen 
OMA-Kanal hätten wir eine Abfrage des Mikroprozes-
sors  durch  den  Programm-oder  Befehlsspeicher.  Da 
diese Abfrage durch die Befehlsstruktur und den Pro-
grammablauf sehr  lange dauert, erhalten wir  ein  flim-
merndes Fernsehbild. Durch den direkten Speicherzu-
griff werden  die Daten sofort in  das  Bildschirm-RAM 
eingeschrieben und  sie stehen dem Bildschirm unmit-
telbar  zur  Verfügung. Wir  erhalten  ein  flimmerfreies 
Fernsehbild. 
Für  diesen  Bildschirm-RAM  setzt  man  dynamische 
Schreib-Lese-Speicher ein.  Da die Speicherzellen alle 
20ms abgefragt werden, benötigen wir keine separate 
Auffrischung. 
Das RAM-Bildwiederholungsspeicher-System  ist zwar 
schwierig zu  lösen, aber es bietet für den  Elektroniker 
wesentlich mehr Spielmöglichkeiten. Beim Abschalten 
des Gerätes verfällt (Löschung) der Inhalt des Bildspei-
chers, außer es handelt  sich um einen gepufferten Spei-
cher mit Batterie. 
Bild  1.15 zeigt noch einen A/D-Wandler für die Umset-
zung der analogen Eingabe durch die Potentiometer in 
einen 8-stelligen Digitalwert Das RAM-Video-lnterface Tastatur und 
Programm- u.nd 
Potent  t.  ometer 
Befehls.speicher 
16k-ROM 
1j 
1  I 
Interface  Daten 
~··  Mikr~ze>sor  Rdres.sen 
jt 
Steuer.si9nale 
I  (2650R) 
R/D  RRM- V{deo-
r----un;  as M Hz 
Interface  u. Synchron 
... 
----. 
32k Blt  RRM 
impul.sgenerator 
•  B il  d.speicher 
....  .. 
(4k X  8) 
Syn. 
' 
Ton  RGB  Signal 
____ j  t  ~......- Farb-
Modulator  T 
HF-Modulator 
I 
I  I 
L _______________ 
---- ---- ---- ---- ---- - ---- _j 
Treiber 
FBRS 
] R6B 
Bild 1.15  Aufbau eines RAM Bildwiederholungsspeicher-Systems  59 60 
und  der  Synchronimpulsgenerator  werden  für  den 
Farbmodulator  und  für das gesamte Mikroprozessor-
system benötigt. Der Quarz mit 8,86 MHz erzeugt uns 
die wichtigste  Zeitbasis,  damit wir  einen  kontinuierli-
chen Zeitablauf haben. 
Bei den neuen Fernsehgeräten haben wir einen direk-
ten Video-Eingang. Damit kann  der HF-Modulator ent-
fallen. Wir geben den Ton und das HGB-Signal direkt auf 
den Video-Eingang. 
Das RGB-Signal ist der Farbträger  für das Fernsehgerät, 
R =  Rot,  G = Grün  und B = Blau.  Der Video-Eingang 
kann das RGB-Signal direkt auflösen. 
Bei den Fernsehgeräten ohne Video-Eingang benötigen 
wir  einen  Farbmodulator  zur  Erzeugung  des  FBAS-
Signals. Aus dem RGB-Signal des Blockausganges von 
Bild 1.15 erhalten wir das AS-Signal für die Austastung 
und Synchronisation. ln dem Farbmodulator kommt zu 
diesem AS-Signal n·och das B-Signal für das Bildsignal 
hinzu. Der Farbmodulator erzeugt aus dem AS- und B-
Signal das BAS-Signal.  Durch  die Summe der Signale 
ergibt  sich  das  zeilenfrequente  BAS-Signal  für  den 
Fernseher.  Durch  das Farbartsignal  F ergibt sich  das 
FBAS  für  jeden Farbfernseher. 
Bei  manchen  Fernsehgeräten  können  wir  direkt mit 
dem FBAS-Signal den Bildschirm ansteuern. 
Eine weitere Art der Übertragung ist der HF-Modulator. 
Wir geben  das  FBAS-Signal mit einer  5,5  MHz-Band-
breite  an  einen  HF-Modulator  und  modulieren  das 
Signal auf einen FernsehkanaL Da der Modulator sehr 
empfindlich  .ist, empfiehlt sich meistens der Fernsehka-
nal  3 oder 4. Wir wählen  den  Fernsehkanal 3. 
ln  diesem  Buch  beschäftigen  wir  uns  nur  mit  dem 
objektorientierten System, das sich wesentlich leichter 
programmieren läßt. Bild 1.16 zeigt uns dieses System 
und wir erkennen den einfachen Aufbau der Funktions-
einheiten. 
Das Programm für das objektorientierte System  ist  im 
Programmspeicher  gespeichert.  Hierbei  verwenden 
wir  ein  EPROM  (Erasable  Programmable Read  Only 
Memory  =  löschbarer,  programmierbarer  Festwert-
speicher). Ein  EPROM  können wir mit einem selbstge-
bauten  Programmiergerät  (Programmer)  schießen, 
gegebenenfalls wieder löschen und einen neuen Inhalt 
programmieren. 
Der Mikroprozessor 2650 erhältseine Befehle aus dem 
Programmspeicher und kann damit arbeiten. ln Verbin-
dung mit dem programmierbaren Video-Interface ent-
steht  bereits  das  gesamte  Mikrocomputersystem  für 
das Fernsehspiel. Das Interface zwischen der Tastatur 
und den Bus-Systemen ist  ein einfacher Analogschalter 
oder  Analogmultiplexer.  Die  Eingabe  kann  entweder 
digital durch die Tastatur oder analog durch die Poten-
tiometer erfolgen. 
Das Video-Interface wird vom Synchronimpulsgenera-
tor USG  2621  (Universal Sync Generator) angesteuert. 
Dadurch  kann  das  programmierbare  Video-Interface Bild  1.16  Aufbau eines  objektorientierten Systems mit großer EPROM- und RAM-Karte für den Schachcomputer  61 Chip  Enable 
Decoder 
CE1 
Bild  1.17  Innenschaltung des programmierbaren 
62  Video-Interface PVI 2636 
Vertikal-
zähler 
und 
Decoder 
Rnalog-
Digita  l -
Wandler 
HorizontaL-
zähler 
und 
Decoder 
Dt.gital 
Sound 
PORT1  PORT2  Sound 
Zeitgeber 
und 
Kontroll-
losik 
..-t------+-- V  RS T 
..-11-'---t--~  H R  .S T 
..-~---_.,~--- R.  I w 
..-~t--+-- OPR  E  Q 
L---.....Jt----t\_..,_ OPRCK 
Unterbrechungs-
und  statu.s-
kontroLle 
INTREQ  INTRCI< 
C1 
C2 
C3 
OBJ/ 
SCR das RGB-Signal unqden Ton erzeugen. Bei einem Fern-
sehgerät mit  direktem Video-Eingang benötigen wir kei-
nen Farb- und HF-Modulator, sondern nur einen Treiber 
zwischen dem PVI  2636 und dem Video-Eingang. Das 
Fernsehgerät kann  den Ton  und das RGB-Signal  auf-
lösen. 
Bei  dem  beschriebenen  Gerät  benötigen  wir  einen 
Farb- und HF-Modulator. Das PVI2636 erhält durch den 
USG 2621  und den Farbmodulator eine stabile Arbeits-
frequenz vom PAL-Quarz, der mit einer Frequenz von 
8,86  MHz  schwingt.  Die  Frequenz  muß  genau  auf 
8,867238 MHz ± 20 Hz abgeglichen sein. Bitte messen 
Sie  diese Frequenz  nicht unmittelbar am  PAL-Qui;trz, 
sondern  an  einem  später  beschriebenen  Testpunkt, 
damit eine Testleitung die Frequenz nichtverändert Mit 
etwas  Geduld  und  Fingerspitzengefühl  wird  für  den 
Abgleich aber kein spezieller Frequenzzähler benötigt. 
Wir drehen an einem Drehkondensator  so lange, bis ein 
richtiges Fernsehbild entsteht. 
Die PAL-Frequenz von 8,86 MHzwird um den Faktor 2,5 
heruntergeteilt  t.md  wir  erhalten  3,54  MHz,  genau 
3,546952 MHz. Mit dieser Frequenz ergibt  sich eine Zei-
lenauflösung  von  ca.  280ns.  Mit  dem  gleichen  PAL-
Quarz erzeugen wir durch einen einfachen Frequenz-
teiler die 4,43 MHz - genau 4,433619 MHz- mit der das 
vollständige  FBAS:-Signal  zusammengesetzt wird.  Für 
die Erzeugung der einzelnen Funktionen benötigen wir 
nur wenige Bausteine der TTL-Serie. 
Bild 1.17 zeigt die Innenschaltung des programmierba-
ren Video-Interface PVI2636. Durch die zahlreichen in-
ternen Funktionsblöcke können wir das PVI  2636 uni-
versell  für einen Fernsehcomputer einsetzen. Das PVI 
dient uns  zur Signalerzeugung  bei  der Beschreibung 
von  Gestalt,  Größe,  Farbe  und  Position  von  vier ver-
schiedenen Objekten sowie der Position von Duplika-
ten  dieser vier Objekte. Das  programmierbare Video-
Interface erzeugt auch die Gestalt und Farbe der Spiel-
kulisse  sowie  die  Farbe  des  Hintergrundes  (back-
ground). Unter der Kulisse  verstehen wir  die  Abgren-
zung  eines Spielfeldes oder die Begrenzung durch ein 
Hindernis  (Wolken,  Minenfelder,  Bordsteine,  Berge 
usw.). 
Durch  das  programmierbare Video-Interface erha1ten 
wir unsere akustischen Signalefür den Tonteil, die Wie-
dergabe von Zusammenstößen zwischen zwei Objek-
ten sowie zwischen Objekt und Kulisse oder Objekt und 
Geschoß bei Panzer- und Luftkampfspielen. 
Im  programmierbaren Video-Interface sind zwei Ana-
log-Digital-Wandler  untergebracht.  Mit  ihnen  können 
wir die Spielerpotentiometer abfragen und den analo-
gen Wert  in ein digitales Datenwort umwandeln. Gleich-
zeitig erfolgt eine Speicherung der  vom Spieler gegebe-
nen  Potentiometerstellung. · Alle  20ms  erfolgt  die 
Abtragung  der  Potentiometer.  Dadurch  können  wir 
Objekte schnell beschleunigen  und  abbremsen. 
Der Mikroprozessor 2650  erhält aus dem programmier-
baren Video-Interface seine Daten zur Berechnung des  63 64 
Programmes.  Hierzu  sind. drei Schreib-Lese-Speicher 
(RAMs)  im PVI  vorhanden. Aus  den einzelnen Werten 
kann der 2650 sein Programm berechnen. Die Schreib-
Lese-Speicher  im  PVI  haben  eine  Speicherkapazität 
von 256 Byte, davon werden 37 Byte zur Zwischenspei-
cherung  der  Daten  verwendet.  Die  vier  möglichen 
Objekte sind  im RAM-Teil beinhaltet. 
Die  Objektauflösung  beträgt  280ns.  Die  Größe  und 
Lage eines Objektes  ist durch das Programm  im Pro-
grammspeieher steuerbar. Wir  legen  diese Werte  im· 
Befehlsspeicher  des  Mikroprozessors  fest.  Ebenso 
legen  wir  die  akustischen  Signale  im  Programm  des 
Befehlsspeichers fest. Die Farbe des Hintergrundes ist 
ebenfalls  im Programmspeicher. Wir können zwischen 
acht Farben mit verschiedenen Helligkeitsgraden wäh-
len. 
Der  Mikroprozessor  2650  und  der  Festwertspeicher 
stehen  mit  dem  Video-Interface  über  den  Daten-, 
Adressen- und Steuerbus in Verbindung. Der 2650  liest 
die Daten des programmierten Fernsehspieles aus dem 
Programmspeicher aus  und schreibt die Daten  in den 
RAM-Teil des programmierbaren Video-Interface ein. 
Das RAM-Teil in dem PVI besteht aus drei Ebenen.ln der 
ersten  Ebene  befindet  sich  das Arbeits-RAM.  Dieses 
RAM  verwendet  der  Mikroprozessor  als  Arbeitsspei-
cher  für  die  Zwischenspeicherung  von  Daten  und 
Befehlen. Das Objekt-RAM  ist die zweite Ebene.  Hier 
befinden  sich  die  Daten  von  den  Objekten  und  der 
Mikroprozessor kennt dadurch die Adresse der einzel-
nen Objekte auf dem Bildschirm.  ln der dritten Ebene 
befindet sich das Hintergrund-RAM. ln diesem sind die 
Farbe und die Kulisse gespeichert. Dieses RAM wird nur. 
bei  einer Fernsehspieländerung durch den Programm..: 
speieher und Mikroprozessor geändert. Danach bleibt 
der  Inhalt konstant. 
Das  programmierbare  Video-Interface  hat  einen 
Arbeitsspeicher,  den  der  Mikroprozessor  2650  zum 
Zwischenspeichern von Daten  und Befehlen verwen-
den  kann. Damit übernimmt das PVI  die Eingabe- und 
Statusinformationen,  zum  Beispiel  über  Zusammen-
stöße von Objekten oder den Abschluß eines Objektes 
in  seinem  RAM-Teil.  Der  Mikroprozessor erhält diese 
Informationen aus dem PVI-Arbeits-RAM, kann sie ver-
arbeiten  und  trifft  entsprechend  seinem  Programm 
bestimmte Entscheidungen. 
Bei dem objektorientierten System wird durch das pro-
grammierbare Video-Interface ein Objekt in  ähnlicher 
Weise  vom  Mikroprozessor  zusammengesetzt,  wie 
dies bei  dem RAM-Bildwiederholungs-System der Fall 
war. Wir benötigen jedoch keinen OMA-Kanal  für den 
direkten  Speicherzugriff.  Der  Bildspeicher  für  dieses 
System befindet sich  in dem RAM-Teil des Bausteines 
2636,  das  in drei Ebenen unterteilt ist. Gleichzeitig wird 
aus  dem RAM-Teil das Video-Signalerzeugt 
Geradlinige  Bewegungen  und  Zusammenstöße  oder 
Abschlüsse  bei  den  Objekten,  Vergrößerungen  oder Verkleinerungen von bestimmten Objekten sind durch 
das programmierbare Video-Interface einfach zu lösen. 
Nur die Objektkoordinierung sowie die Steuerbefehle 
an das PVI werden durch die externen Spielerpotentio-
meter geändert. Hierdurch ergibt sich eine erhebliche 
Zeitersparnis im Programmablauf des gesamten Mikro-
prozessorsystems, das heißt, durch den Baustein 2636 
können  wir  schnelle  Bewegungsspiele  durchführen, 
ohne  daß  wir  Probleme  mit  der  Verarbeitungszeit 
bekommen. Bitte verwenden Sie nur den 2650A-1-Typ, 
damit wir eine minimale Maschinenzeit  von 1,5 f!S erhal-
ten.  Der 2650-A-Typ  dagegen  benötigt 2,4  f!S.  Da  bei 
dem Bildschirmcomputer nur die Objekt- und Kulissen-
koordinaten  gespeichert  sind,  benötigen  wir  keine 
zusätzlichen externen Schreib-Lese-Speicher, wie dies 
beim RAM-Bildwiederholungs-System  erforderlich  ist. 
Außerdem  ist  das  Programm  im  Befehlsspeicher 
wesentlich  einfacher  und  benötigt  nur  wenige  Pro-
grammschritte. 
Im Kapitel3  sind auf  2048 Adressen nicht weniger als 60 
Ballspiele aufgezeigt. Auf diesen 2048 Adressen  kön-
nen  zahlreiche  andere Spiele untergebracht werden. 
Durch die Verwendung  eines Schreib-Lese-Speichers 
innerhalb  des  Mikroprozessorsystems  können  wir 
sogar einen Schachcomputer über das Fernsehgerät 
lösen.  Dabei  werden  auf  30·k-Speicherplätzen  die 
Befehlsstrukturen des Schachspieles einprogrammiert 
und  auf 2  k-Speicherplätzen die Zwischenspeicherung 
vorgenommen. 
Über den Adressenbus A0 
bis A11 
werden die einzelnen 
RAMs,  Kontrolleinheiten,  Decoder,  Analog-Digital-
Wandler,  der Digital-Sound  und  die Unterbrechungs-
und  Statuskontrolle adressiert.  Insgesamt können wir 
im  programmierbaren Video-Interface 4096 Speicher-
plätze aufrufen. Der Adressenbereich  liegt im  sedezi-
malen Zahlensystem zwischen 000 und  FFF: 
000 ~  Adresse 0 
.. 4096 Speicherplätze 
FFF ~  Adresse 4095 
Mit dem  Datenbus verbinden wir  den  Mikroprozessor 
mit dem Programmspeicher und dem programmierba-
ren Video-Interface.  Innerhalb des PVI  sind  die  einzel-
nen Funktionsblöcke miteinander verbunden. Es ist  ein 
Datenaustausch  unter diesen Blöcken möglich,  ohne 
daß  der  Mikroprozessor  2650  als  Zwischenspeicher 
verwendet wird. Wir bekommen dadurch einen direk-
ten  Speicherzugriff  innerhalb  des  programmierbaren 
Video-Interface.  Die  einzelnen  Kontrolleinheiten 
erzeugt  das  Programm  aus  den  eingeschriebenen 
Daten-Informationen, die über einen Multiplexer MUX 
ausgegeben werden.  __ _ 
Die Ausgänge des Multiplexers MUX  sind C1,  C2, C~ 
und OBJ/SCR. Die drei Ausgänge C  steuern den Video-
Summierer an. Aus  diesen drei Ausgängen werden  in  65 66 
dem Video-Summierer die einzelnen  Farben gebildet. 
Der  Ausgang  OBJ/SCR  hat  einen  L  -Pegel,  wenn  der 
Baustein  2636  die  Video-Signale  über  die  drei  Aus-
gänge C1,  C2 und C3 abgibt. Wir können diesen Aus-
gang aber auch zur Übermittlung einer vierten Farbe an 
den Video-Sumrnierer verwenden. Damit wird aber die 
Programmierung  für  das  Fernsehcomputerspiel  auf-
wendiger.  Wir  verwenden  den  Ausgang  OBJ/SCR  in 
Verbindung mit einer zusätzlichen Logik für die Erken-
nung von Objekt-Kollisionen. 
Mit den Ausgängen CE1  und CE2 (Chip Enable) läßtsich 
die  Arbeitsweise  des  programmierbaren  Video-Inter-
face  in  Verbindung  mit  dem  Mikroprozessorsystem 
zusätzlich steuern. Mit dem  CE1  steuern wir direkt den 
Befehlsspeicher an und können diesen durch einen L-
Pegel blockieren. Dies ist aber nur bei sehr schwierigen 
Programmierungen, zum Beispiel beim Schachcompu-
ter, erforderlich. Mit dem CE2 blockieren wir den Ana-
log-Multiplexer  für  die  beiden  Eingänge  des  Analog-
Digital-Wandlers. 
Mit fünf weiteren Eingängen steuern wir den Zeitgeber 
und  die  Kontrollogik  beim  programmierbaren  Video-
Interface. Von diesem  Funktionsblock erhält der ver-
tikale Zähler und Decoder ebenso wie der horizontale 
Zähler und Decoder seine  Impulse zum Weiterzählen. 
Der Eingang PCK  liegt am  PAL  -Quarz  und erhält von 
diesem die Frequenz von 3,56 MHz und wir bekommen 
eine Zeilenauflösung von ca. 280 ns. Dadurch ergeben 
sich 227 Impulse pro Zeile. Diesen Eingang benötigen 
wir  zur  Synchronisation  des  internen Arbeitsablaufes 
im Baustein 2636. Der Eingang PCK  ist direkt mit dem 
Baustein USG  2621  verbunden. 
Der Eingang VRST ist der  »vertikale Restart« und neben 
dem Baustein USG 2621  auch mit dem Eingang Sense 
des  Mikroprozessors  2650  verbunden.  Der  Baustein 
USG erzeugt ein vertikales Rückstellsignal zur Synchro-
nisation des Vertikalzählers. 
Der Eingang HRST ist der »horizontale Restart« und  ist 
ebenfalls  mit  dem  Baustein  USG  2621  verbunden. 
Damit  erhält  das  programmierbare  Video-Interface 
vom USG ein horizontales Rückstellsignal zur Synchro-
nisation des Horizontalzählers. 
Der Baustein USG  2621  bringt für unser Fernsehspiel 
das richtige »timing«. Der Eingang HRST bekommt von 
dem USG alle 64 ~seinen  Synchronisierimpuls mit einer 
Länge von ca. 11  f.!S. Damit  stellt sich der Horizontalzäh-
ler  auf  0  zurück.  Mit  der  Frequenz  von  3,56  MHz 
wird  der  Horizontalzähler  nach  seiner  Rückstellung 
hochgezählt  und  gibt  dann  seine  entsprechenden 
Impulse  für Steuerzwecke ab.  Mit dem Vertikalzähler 
erzeugen  wir· die Bildwechselfrequenz. Hat der Hori-
zontalzähler von  .0 bis  227 gezählt, wird er zurückge-
setzt und erhöht den Vertikalzähler um eine Stelle. Auf 
diese Weise zählt der Vertikalzähler von 0 bis 312 und 
ein Teilbild mit 312 Zeilen wurde geschrieben. Ein voll-
ständiges Fernsehbild besteht aber aus 2 Teilbildern. Nach  dem Schreiben eines Teilbildes werden die bei-
den Zählerfür  die horizontale und vertikale Zeilenablen-
kung  auf 0  zurückgestellt  und  ein  neuer Schreibvor-
gang  beginnt.  Auf  diese Weise werden  pro  Sekunde 
50 Teilbilder geschrieben. 
Bei dem Funktionsblock »Zeitgeber und Kontrollogik« 
haben wir noch den Eingang R/W. Bei  einem  L  -Pegel 
werden die Daten aus dem PVI  ausgelesen, (read), bei 
einem H-Pegel die Daten eingeschrieben  (write). 
Der Eingang R/W  ist über den Steuerbus mit dem Mikro-
prozessor 2650 und den anderen Schreib-Lese-Eingän-
gen  des  Systems  verbunden.  Da  dies  ein  einfaches 
System  ist, wird die Schreib-Lese-Leitung nur mit dem 
Mikroprozessor  und  dem  Analog-Multiplexer  für  die 
Potentiometer  verbunden. Der Eingang »OPREQ« dient 
zur Operationsaufforderung  für das programmierbare 
Video-Interface und den Analog-Multiplexer. Der Mikro-
prozessor  2560  hat  einen  Ausgang  »OPREQ«.  Über 
diese  Steuerleitung  zeigt  der Mikroprozessor  seinen 
externen  Funktionseinheiten  an,  daß  die  Information 
auf den anderen Verbindungsleitungen,  in diesem Fall 
der Datenbus  oder der Adressenbus,  gültig  sind.  Der 
Ausgang  OPACK  des  programmierbaren  Video-Inter-
face ist mit dem Eingang OPACK des Mikroprozessors 
2650 verbunden. Das PVI meldet dem Mikroprozessor 
seine Operationsbereitschaft Der 2650 nimmt dieses 
Signal als Quittierungssignal auf und  weiß  nun seiner-
seits, daß  eine Speicher- oder Ein/  Ausgabe-Operation 
beendet ist. 
Der Analog-Digital-Wandler erhält seine Informationen 
über  die  beiden  Eingänge  PORT1  und  PORT2.  Die 
Potentiometer  für diese beiden  Eingänge  liegen. zwi-
schen  der Betriebsspannung  von  +Ub =  5V und  der 
Masse.  Der  Schleiferanschluß  ist entweder direkt mit 
einem PORT verbunden oder wir haben vor dem PORT 
einen Analogumschalter oder Analogmultiplexer. 
Der Ausgang Sound gibt die einzelnen Tonfrequenzen 
des Programmes ab. Die Tonfrequenzen haben durch 
die  digitale Arbeitsweise  eine  rechteckige  Form  und 
werden von  einem separaten Tonteil  in  verschiedene 
Klangbilder umgewandelt. 
Für den Programmablauf benötigen wir noch· die Ver-
bindung INTREQ und INTACKzwischen dem Mikropro-
zessor  und  dem  programmierbaren  Video-Interface. 
Der Ausgang INTREQ gibt an den Mikroprozessor eine 
lnterrupt-Anforderung ab. Damit wird der Mikroprozes-
sor von dem PVI in die Programmunterbrechungsfolge 
geschaltet. Der Eingang INTACK erhält von dem Mikro-
prozessor  die  Information  durch  ein  Signal  und  weiß 
nun, daß die Programmunterbrechungsfolge beendet 
ist. 
Der Adressenbereich des Programm- und Befehlsspei-
chers  reicht von  der Adresse  ·ooo bis  7FF; Gesteuert 
wird die Adressierung durch den Ausgang CE1  des pro-
grammierbaren Video-Interface. Auf diese Weise kön-
nen wir zwischen 2048 Adressen wählen. 
Zwischen der Adresse 800 und DFF haben wir eine wei-
tere  Speicherkapazität  von  1536 Adressen  zur  Ver- 67 Adresse 
000 
I  7FF 
----
800 
I  OFF 
----
EOO 
l 
E77 
----- !-------
E80 
l 
EFF 
--~--
FOO 
l 
68 
FFF 
----
Speicherinhalt 
eines 16k-EPROM 
mit der Organisation 
2 kX8 oder 
2048X8 
Frei verfügbarer 
Speicherinhalt 
Frei verfügbarer 
Speicherinhalt 
PVI-Inhalt 
CE1 
-
fügung. Wir verwenden hier entweder weitere Befehls-
oder Programmspeicher oder wir schalten zusätzliche 
Schreib-Lese-Speicher  ein.  Auch  dieser Adressenbe-
reich  wird  vom  Ausgang  CE1  des  programmierbaren 
Video-Interface gesteuert. 
Der Adressenbereich von ADR E80 bis EFF erhält seine 
Freigabe  vom  Ausgang  CE2  des  programmierbaren 
Video-Interface. Haben wir zwischen der Adresse 800 
und OFF weitere Befehls- oder Programmspeicher, ver-
wenden  wir  den  Bereich  zwischen  E80  bis  EFF  als 
Schreib-Lese-Speicher. Andernfalls wird dieser Bereich 
für kleinere Steuerungsprobleme, wie die Ansteuerung 
des  Analogmultiplexers  für  PORT1  und  PORT2,  ver-
wendet. 
Mit der Adresse von  FOO  bis  FFF  können wir die  256 
Speicherplätze des programmierbaren Video-Interface 
adressieren. Die Darstellung zeigt uns die RAM-Struktur 
im Baustein 2636: 
Wir haben vier Objektfelder im RAM-Teil des program-
mierbaren Video-Interface. Diese Objektfelder sind für 
uns besonders wichtig und interessant, wenn wir uns in 
dem KapitelS mitder Programmierung auseinanderset-
zen. 
ln Bild 1.18  istdas Anschlußbild des programmierbaren 
Video-Interface  2636  gezeigt.  Wir  haben  folgende 
Anschlußbelegung: Anschluß  Pin 
Ein/ 
Funktion 
Ausgang 
AO  ... A11  3 ... 15  E  12-Bit-Adressenbus zur Ansteuerung  von  4k-Adressen 
DO  ... D7  23 ... 30  E/A  8-Bit-Datenbus für  zwei  Richtungen. 
OPREQ  18  E  Operationsaufforderung. Bei  einem H-Pegel sind alle vom Mikroprozessor 
erzeugten Pegelzustände (Signale) gültig. 
R/W  38  E  Schreib/Lese-Eingang. Gibt die Richtung  des Datenflusses an. 
OPACK  17  A  Operationsbereitschaft Zeigt an,  daß  das PVI  einen Arbeitsprozeß beendet hat. 
INTREQ  39  A  lnterrupt-Aufforderung. Zeigt dem Mikroprozessor an,  daß  eine Unterbrechung 
im Programm erforderlich  ist. 
INTACK  31  E  Quittierung der  lnterrupt-Aufforderung durch den  Mikroprozessor 
PCK  1 E  Taktsignal vom PAL-Quarz. Eingang dient zur Synchronisation des  internen Ablaufes 
im PVI  (3,54 MHz ~  280 ns ergibt 227  Impulse pro Zeile). 
C1, C2, C3  33 ... 36  A  Farbe 1, 2 und 3. Mit diesen drei Signalen wird  für  den  Video-Summierer 
die Farbe angezeigt. 
VRST  37  E  Vom  USG  erzeugtes vertikales Rückstellsignal zur Synchronisation 
des Vertikalzählers  im  PVI. 
HRST  36  E  Vom  USG  erzeugtes horizontales Rückstellsignal zur Synchronisation 
des Horizontalzählers. 
CE1, CE 2  16, • 19  A  Chip enable oder Sperrausgänge.  Interface  für die zum System gehörigen 
Programm- und Befehlsspeicher. 
PORT1,  21,20  E  Analog-Anschlüsse für die Potentiometer. 
PORT2 
SOUND  22  A  Rechteckausgang  für  den TonteiL 
OBJ/SCR  32  A  Der Ausgang  hat einen L-Pegel, wenn das ~YI die Video-Signale  für  Raster  und Objekt an 
C1, C2  u.  C3 abgibt. Im allgem. wird  er zur Ubermittlung einer vierten Farbe a.  d.  Video-
Summierer verwendet. Er kann aber auch durch die Verwendung einer zusätzl. Logik zur 
Erkennung von  Kollisionen  bei  Objekten  in  Systemen mit mehreren PVIs  dienen.  69 Anschluß  Pin 
Ein/ 
Ausgang 
Funktion 
NC  2  nicht angeschlossen 
+Ub  12  Betriebsspannung+5 V 
...1..  40  Masse,  0 V 
CLK  .l. 
NC  INTREG. 
R6  RIW 
RS  VRST 
R't- HRST 
R3  C1 
R2  C2 
R1  C3 
RO  OBJISCR 
R7  !NTRCK 
R8  00 
+Ub  01 
R9  02 
RIO  03 
R71  O't 
CE1  05 
OPRK  06 
OPREG  07 
CE3  SOUND 
PORT2  PORT1 
70  Bild 1.18  Anschlußschema des PVI 2636 
Adresse 
FOO 
t 
FOE 
*  F10 
*  F1E 
t 
F20 
t 
F2E 
F40 
t 
F4E 
t 
F6E 
FBO 
t 
FAB 
t 
FAD 
t 
FAE 
FctO' 
FDO 
Ffo 
FFO 
t 
FFF 
Funktion 
Objektfeld 1 
Zwischenspeicher mit 2 Byte 
Objektfeld 2 
Zwischenspeicher mit 2 Byte 
Objektfeld 3 
frei 
Objektfeld 4 
Zwischenspeicher mit 32 Byte 
frei 
Hintergrund vertikale Balken 40 Byte 
Hintergrund horizontale Balken 5 Byte 
Zwischenspeicher mit 1 Byte 
frei 
Ein-/  Ausgang  und  Kontrolle 
Ein-/Ausgang und Kontrolle 
Ein-/Ausgang und Kontrolle 
Ein-/Ausgang und Kontrolle Ein  Objektfeld setzt sich folqendermaßen zusammen: 
Byte  Funktion 
0  0 
I 
1 
I 
2 
I 
3 
I 
4 
I  5 
I  6 
I 
7 
1  10 Zeilen zu  je 8 Taktimpulsen vom Horizontalzähler 
2 
3 
4 
5 
6 
7 
8 
9 
A  HC:  Horizontale Objektkoordinate 
B  HCB: Horizontale Duplikatskoordinate 
c  VC:  Vertikale Objektkoordinate 
D  VCB:  Vertikale Duplikatskoordinate 
DieseAufstellung gilt  für die vier Objektfelder, das heißt, 
der  Aufbau  der Objektfelder  ist  identisch.  Mit  den  1 0 
Zeilen können wir die Gestalt des Objektes bestimmen. 
Zur Programmierung einer Objektgestaltung kommen 
wir noch. Die übrigen 4 Bytes dienen als horizontales 
und als vertikales Koordinatenregister für die Objekte. 
Außerdem  haben  wir noch Register für die Duplikate. 
Innerhalb  der  gesamten  Adressierung  des  program-
mierbaren Video-Interface sind an einer anderen Stelle 
im RAM-Teil  noch je 2 Bits pro Objekt für die Objekt-
größe  und  je 3 Bits  für  die  Objektfarbe vorgesehen. 
Diese Programmierung läßtsich  in den vier Abschnitten 
der  Ein/  Ausgang- und  Kontrollfelder  zwischen  den 
Adressen FCO und FFF vornehmen.  71 Bit 
FCA 
FCB  VRLE 
PCD  PORT2 
72 
R/W  Beschreibung 
schreibe  Größe der vier Objekte 
schreibe  Farbe der vier Objekte 
schreibe  Bereich der vier Anzeigendigits 
lese 
lese 
Zusammensetzung von Objekt und Hinter-
grund, Kollisionserkennung und Objekt-
anzeige zu  einer Zustandsanzeige für das 
Statusregister. VRLE setzen und  das VRST 
abwarten. Alle  Bit auslesen oder übertragen, 
bis  durch VRST 
PORT1  und  PORT2  für den  Bereich der 
AID-Umsetzung.  Löschung durch VRST 
frei 64 
32  Takt-
16 
impulse 
8 
---
~  ~  ~t  00  Größe 
~I  - o1 ~  VI  im PVI 
' 
70  77 
0 
,j-
c 
~  "(ij 
"-! 
Bild 1.1.9  Bildformate 
'II 
Bild  1.19 zeigt uns die Flächen, die für ein Objekt zur 
Verfügung stehen. Jedes Objekt kann dabei in vierver-
schiedenen Größen programmiert werden. Wählen wir 
die kleinste Größe aus, stehen uns fürdas Objekt maxi-
mal 8 Taktimpulse von den 227 Taktimpulsen pro Fern-
sehzeilezur Verfügung. ln der vertikalen Richtung sind 
es  10  Fernsehzeilen. Wir  erhalten  eine Fernsehbild-
Matrix von  8X10. 
Wir können  die Flächen  in  dem Byte  FCO  folgender-
maßen  festlegen: 
Bit  Matrix 
0  0  8X10 
0  1  16X20 
1  0  32X40 
1  1  64X80 
Die Objektgröße wird durch die Bitcodierung bestimmt, 
die  wir  durch  die  2 Bits  festlegen,  die  in  den  rechten 
unteren Ecken der Objektfelder von Bild 1.19 angege-
ben  sind.  Da wir vier verschiedene Objekte innerhalb 
der Adresse FCOzusammenstellen können und wir vier 
Adressenmöglichkeiten  in  dem  programmierbaren 
Video-ln.terface  haben,  lassen  sich  Kollisionen  durch 
andere Symbole noch programmieren. Auf  diese Weise 
können wir einen Abschuß eines Panzers oder Flugzeu-
ges  durch  herumfliegende  Teile  symbolisieren.  Hier 
sind dem Programmierer keine Grenzen der Phantasie 
gesetzt. 
Auf folgenden Adressen können wir  die Objektgrößen 
speichern: 
FCO,  FDO,  FEO  und FFO 
Insgesamt  ergeben  sich  16 Objektfelder  für  die  vier 
Größen.  73 74 
Die Anordnung der 10 Byte in einem der vier Objektfel-
der,  die  uns  für  die  Gestalt  eines  Objektes  zur  Ver-
fügung stehen, bezeichnen wir als Objektgröße. Jedes 
Byte stellt das Videosignal für eine Zeile dar, wenn wir 
die Größe »OO«wählen. Wir erhalten 8 vertikale  Impulse 
und  1 0 Zeilen. 
Betrachten wir uns  in diesem Zusammenhang die bei-
den Bilder 1.20 und 1.21. Wir sehen die gleichen Matri-
zen,  aber eine  unterschiedliche Größe. Bild  1.20 zeigt 
die Gestalt eines  kleinen Rennwagens  bei  der Größe 
»00«. Ein Bit (unten rechts) dient als Bezugspunkt und 
jedes Bit entspricht einem Taktimpuls auf einer Fern-
sehzeile. 
Bezugspunkt------------~t 
8  Tal<trz 
Bild 1.20 
Programmierung eines Rennwagens 
bei der Größe "00" 
Bild 1.21 
Programmierung eines Rennwagens 
bei der Größe "01" 
20Zeilen Bild 1.20 läßt sich einfach vergrößern, wenn wirstattder 
Größe »00« eine »01 « programmieren. Damit haben wir 
nun für  jedes Bit  zwei Taktimpulse und zwei Fernsehzei-
len. Dies  legen wir nur durch die Programmierung fest. 
Für das Bild 1.20 benötigen wir folgende Programmie-
rung  in dem Objektfeld:  (Tabelle auf Seite 74) 
Jedes  1-Signal  bedeutet,  daß  ein  Video-Signal  durch 
das programmierbare Video-Interface abgegeben wird 
und ein Punkt auf dem Bildschirm erscheint, wenn wir 
die  Größe  »00«  programmiert  haben.  Jedes  0-Signal 
bedeutet eine Leerstelle auf dem Bildschirm. 
Mit der Größenangabe können wir nun den Rennwagen 
-von Bild 1.20 verdoppeln, wie Bild 1.21  zeigt. Der Renn-
wagen  läßt sich durch die Programmierung noch ver-
vierfachen oder verachtfachen. Damit ergeben sich für 
unser Programm zahlreiche Variationsmöglichkeiten. 
Die Lage des einzelnen Objektes halten wir in den ver-
tikalen und horizontalen Registern fest. Dabei haben wir 
je vier vertikale  t.Jnd  horizontale Hauptregister in  dem 
Objektfeld und je vier Duplikatsregister. Da wir  in jedem 
Register 1 Byte~  256 Möglichkeiten speichern können, 
läßt sich ein  bestimmtes Objekt auf ein Bit genau auf 
dem Bildschirm  fixieren  und  auch  entsprechend  pro-
grammieren. ln diesen Registern werden die Anzahl der 
Taktimpulse  bzw.  Zeilen  festgehalten,  die übersprun-
gen  werden  müssen,  bevor  das  Video-Signal  eines 
Objektes  ausgegeben  wird.  Die  Register  stehen  in 
direkter Verbindung  mit  dem  »horizontalen  Restart« 
und  dem  »vertikalen  Restart«.  Da  die gesamte  Logik 
von  einer Quarzfrequenz gesteuert wird, erhalten wir 
immer  ein  exakt  fixiertes· Fernsehbild.  Tritt  aber  ein 
Rechenfehler auf, so wird er  innerhalb eines Bildumlau-
fes korrigiert. 
Die  Bewegungen  der  einzelnen  Objekte  kann  der 
Mikroprozessor dadurch  erreichen,  daß  er den  Inhalt 
des horizontalen oder vertikalen Registers erhöht oder 
verringert. Durch die einzelnen Funktionen in dem pro-
Bild 1.22 Programmierung einer Bewegung von der vertikalen in 
die horizontale Richtung bei einem Flugzeug  75 76 
grammierbaren  Video-Interface  und  den  Adressie-
rungsmöglichkeiten des Mikroprozessors 2650 haben 
wir für jedes Objekt zwei Freiheitsgrade, das heißt, wir 
können  die Objekte  horizontal  und  vertikal verschie-
ben. Sollen aber Rotationsfunktionen von einem Objekt 
durchgeführt werden,  so  müssen  wir  den  Inhalt des 
Objektfeldes ändern. Dies ergibt dann Probleme, wenn 
zum  Beispiel  ein  Flugzeug  einen Bogen  (gekrümmte 
Flugbahn)  fliegen soll. 
Bild  1.22 zeigt  uns  die  Phasen  einer  bogenförmigen 
Flugbahn für ein Flugzeug. Im linken Bild sehen wir eine 
vertikale Flugbahn. Durch die Programmierung und der 
Abfrage  der Potentiometer  können wir das  Flugzeug 
langsam  oder  schnell  über den Bildschirm  bewegen, 
solange das  vertikale Potentiometer eine positive Span-
nung an das programmierbare Video-Interface abgibt. 
Nehmen wir die Spannung zurück, fliegt das Flugzeug 
sehr  langsam. Wir erhalten eine Bewegung von unten 
nach oben. 
Bei  einer  langsamen Flugbahn  von  unten  nach  oben 
bringen wir nun  das vertikale Potentiometer auf volle 
Spannung.  Der  Mikroprozessor  erhält  durch  die 
Abfrage der Potentiometer neue Koordinaten aus dem 
Analog-Digital-Wandler  und  beginnt mit  der Berech-
nung  der Flugkurve. Das Flugzeug  fliegt auf dem Bild-
schirm einen kleinen Bogen und fliegt dann in horizon-
taler.Richtung weiter. Dabei  tritt eine Beschleunigung 
auf, wenn wir genau  horizontal fliegen. 
30H 
'.  oberer  Teil  de.s  Hintergrundes 
2ov------- ----------
'.90H 
30 V  -- a  HC  =  90 
~  vc  =  30 
~- HCB  =  109 
N  VCB  =  34 
35 Zeilen 
(15+35). 4-=200 
260V 
--
unterer  Teil  der  Rnzeigenfli:iche 
Bild 1.23  Objekte und Duplikate Wir können mit dem vertikalen und horizontalen Poten-
tiometer das Flugzeug  um  einen Punkt fliegen  lassen, 
wenn wir nur  eine geringe Ausgangsspannung  durch 
die beiden Potentiometer festlegen.  Drehen wir beide 
auf volle Ausgangsspannung, erhalten wir eine schnell 
geflogene Kurve mit einem großen Radius. 
Durch den Bogen der Kurve erhalten wir eine Verzer-
rung des Symbols, da wir ja eine Punktauflösung in dem 
Fernsehcomputer haben. Diese Verzerrungen werden 
in den beiden Bildern von 1.22 gezeigt. Nach ca. einer 
Sekunde  fliegt das Flugzeug  in  horizontaler Richtung 
weiter. 
Eine Fernsehzeile besteht in unserem Fernsehcompu-
ter aus 227 Taktimpulsen. Haben wir eine Bildröhre mit 
einer  Breite  von  ca.  50  cm,  so  ist  jeder Taktimpuls 
0,22 mm lang. Damit hat unser Flugzeug von Bild 1.22 
eine Spannweite von 1,1  mm. Durch eine Änderung der 
Größe in der Bitcodierung  für die Fläche können wir das 
Flugzeug auf eine Spannweite von 2,2 mm, 4,4 mm oder 
8,8 mm bringen,  ohne daß wir das Objektfeld ändern. 
Wie wir bereits bei der Beschreibung des programmier-
baren Video-Interface gesehen haben,  können wir von 
jedem Objekt  ein oder mehrere Duplikate auf dem Bild-
schirm darstellen, indem wir die RAM-Felder HCB und 
VCB  entsprechend  setzen.  ln  dem  HCB  (horizontale 
Koordinaten des Duplikates)  legen wir fest, in welcher 
Entfernung  vom  linken  Bildschirmrand  (Anzahl  der 
Taktimpulse) mit der Darstellung des Duplikates begon-
nen werden soll.  ln dem VCB (vertikale Koordinate des 
Duplikates)  legen wir fest,  um wieviel Zeilen unterhalb 
des Objektes bzw. des Duplikates zu  beginnen ist. 
Bild 1.23 zeigt uns die Zusammenhänge zwischen dem 
Objekt und den Duplikaten. Das Objekt 1  hatdie  gespei-
cherten  Koordinaten  HC  - 40  und  VC  - 35.  Die 
Bezeichnung 40H gilt  für H- horizontal und 35Vfür V-
vertikal. Diese Koordinaten bestimmen  immer den  lin-
ken oberen Punkt des Objektes. Das Objekt 2 hat die 
Koordinaten HC- 90 und VC- 30. Diese Koordinaten 
haben  wir  in den Speichern HC  und VC des Objektfel-
des gespeichert. 
ln dem Objektfeld haben wir die Adressen (Taktimpulse 
und Zeilen) für die Duplikate gespeichert. Das Duplikat 
1 des Objektes  1 hat  die Koordinaten HNC - 29  und 
VCB- 9. Das Duplikat erhält  seinen linken oberen Punkt 
bei dem 30. Taktimpuls (29H) auf der 60.  Fernsehzeile. 
Mit dem Register HCB  legen wir die Anzahl der Taktim-
pulse plus 1  fest. Das VCB-Register gibt uns den Zeilen-
abstand zwischen Objekt und Duplikat oder zwischen 
Duplikat und Duplikat an. Der eigentliche Zeilenabstand 
ist VCB + 1  .. 
Bei  dem  Objekt  1  steht  in  den  Duplikatsregistern 
HCR  - 29  und  VCR  - 9.  Da wir eine  1 hinzuaddieren 
müssen, erhalten wir den nächsten Koordinatenpunkt 
bei  30H  und  60V.  Zwischen Objekt  1 und  Duplikat  1 
haben wir 1 0 Zeilen Abstand und das  Duplikat ist um 
5 Taktimpulse nach  links auf 30H verschoben.  77 78 
Bei  dem  Koordinatenpunkt  30H  und  85V  wird  das 
nächste  Duplikat  von  dem Mikroprozessor  und  dem 
programmierbaren Video-Interface auf den Bildschirm 
geschrieben. Auf diese Weise erhalten wir 10 Duplikate 
von dem Objekt 1. 
Bei dem Objekt 2 haben wir  in den beiden Duplikations-
registern die Werte HCB =  1  09 und VCB = 34. Damit 
wird das Duplikat 1 von dem Objekt 2 auf den Koordi-
natenpunkt 11 OH  und 80V gesetzt. Wir erhalten einen 
Abstand von 35 Zeilen zwischen dem Objekt 2 und dem 
Duplikat. Das nächste. Duplikat ergibt  sich ab dem Koor-
dinatenpunkt 11 OH  und 130V, dann bei 11 OH  und 180V, 
11 0 H und  230 V,  11 0 H und  280 V.  Ab  der Zeile 300 
schreiben wir keine Duplikate mehr. 
Ohne  zusätzliche  Logikbauelemente  können  wir  die 
vertikalen  Abstände  zwischen  dem  Objekt  und  dem 
Duplikat 1 mit den  gleichen Abständen wie zwischen 
Duplikat  1 und  2,  2  und  3,  usw.  durchführen.  Dieser 
starre Aufbau läßt sich aber durch die Programmierung 
des Mikroprozessors entsprechend ändern. Vertikale 
Überlappungen  zwischen  Objekt  und  Duplikat  sowie 
zwischen zwei Duplikaten  sind  nicht möglich. 
Wie  wir  bereits  gesehen  haben,  werden  die  Video-
Signale zu einem bestimmten Objekt nur dann auf dem 
Bildschirm des Fernsehgerätes dargestellt, wenn wir in 
dem  Objekt  ein  1-Signal  programmiert  haben.  Bei 
einem 1-Signal stehen uns dann an den Ausgängen C1, 
C2 und C3 die Farbkombinationen für das betreffende 
Objekt zur Verfügung. Im Video-Summierer erhalten wir 
dann eine Addition  der drei  Signale  zu  einem  FBAS-
Farbimpuls. Haben wir  in  dem  Objektfeld dagegen ein 
0-Signal programmiert, erscheinen die Farben des Hin-
tergrundes, der Kulisse oder eines anderen Objektes an 
den drei Farbausgängen des programmierbaren Video-
Interface. 
Zur Erzeugung der Video-Signale für die Kulisse sind in 
dem  programmierbaren  Video-Interface  vier  Daten-
gruppen  im RAM vorgesehen: 
Erzeugung der vertikalen Balken: 
Erzeugung der horizontalen Balken: 
Freigabe von Kulisse und Hintergrund: 
Kulissen und 
Hintergrundfarbe: 
320 Bits 
80 Bits 
1 Bits 
Zwei Gruppen 
zu  je 3 Bits 
Diese Daten  speichern wir in  dem Programm- und 
Befehlsspeicher  des  Mikroprozessorsystems  ab.  Die 
gespeicherten Daten werden durch den Mikroprozes-
sor  in den RAM-Teil des programmierbaren Video-Inter-
face übertragen und  dort gespeichert. 
Wir können bei  dem Fernsehspiel bis  zu  320 vertikale 
Balken, das heißt 320 Fernsehzeilen individuell darstel-
len.  Diese  sind  in  1 0  untereinanderliegenden  Reihen 
von  je 16 Balkenpaaren  zusammengefaßt. Das ergibt 
160 Zeilen zu je einem Paar, also insgesamt 320 Balken. 
Jedes  Balkenpaar  ist  1 Taktimpuls  breit,  wobei  sich 
eine Impulslänge von 280 ns bei dem Quarz ergibt. Die-
ses  Balkenpaar  ist von dem nächsten Balkenpaar um 7 Taktimpulse getrennt und besteht aus je einem 2 Zei-
len hohen, sowie einem 18 Zeilen hohen Balken. Sämt-
liche maximal dargestellten Balken können wir auf einer 
Bildschirmfläche von  128 Taktimpulsen mit 200 Zeilen 
unterbringen, wobei  uns  insgesamt  227  Taktimpulse 
mit  je  312  Fernsehzeilen  eines  Halbbildes  zur  Ver-
fügung stehen. 
Bild  1.24 zeigt uns die vertikalen Balken auf dem Bild-
schirm  mit  der  Angabe  der  Speicherplätze  in  dem 
Video-RAM. Von den 10 möglichen Reihen zu  je 2 und 
18 Zeilen sind hier nur die ersten beiden Reihen darge-
stellt.  ln  horizontaler Richtung können wir je 16 Balken 
in  dem Programm- und Befehlsspeicher für den Bild-
schirm programmieren. 
Mitden40Bytedes RAM-Teiles in dem programmierba-
ren Video-Interface legen wir fest, welcher Balken indi-
viduell  darzustellen  ist.  Die  Anordnung  dieser  Byte 
ergibt die  10 Reihen.,~it  jeweils 32 Bits. Wir benötigen 
deshalb  für jedes Balkenpaar 2 Bit, wobei je 4 Bits für 
eine Reihe vorgesehen sind. 
Die horizontalen Balken von Bild  1.24 werden auf ein-
fache Weise durch die Ausdehnung der einzelnen ver-
tikalen Balken in horizontaler Richtung erzeugt. Wie wir 
bereits gesehen haben, sind die mit den 40 Byte  festge-
legten  vertikalen  Balken  zunächst  nur  1  Taktimpuls 
breit. Insgesamt sind für die Programmierung 5 zusätz-
liche Bytes von Adresse FA8 bis FAD vorhanden, um die 
vertikalen Balken in einer Breite von 2, 4 oder 8 Taktim-
pulsen zu erhalten. Jedem dieser 5 zusätzlichen Bytes 
sind zwei Reihen zugeordnet, wobei die Bit 6 und 7 die-
ser Bytes dazu bestimmt sind,  ob eine Breite von 1, 2 
oder 4 Taktimpulsen dargestellt werden soll oder muß. 
Bei dem Bild 1.24 wird durch die Bit 0 bis 5 eine Auftei-
lung der zwei Reihen  in  6 horizontale Gruppen festge-
legt. Wird durch die Programmierung der Bit 0 bis 5 auf 
1-Signal gesetzt, so sind alle vertikalen Balken der  zuge-
hörigen Gruppe 8 Taktimpulse breit.  Erhält dieses Bit 
ein 0-Signal, so  richtet sich die Breite nach Bit 6 und 7, 
wie wir noch  in  einem Beispiel sehen werden. Die Pro-
grammierung für diesen Vorgang wird in den Adressen 
zwischen FCO  und  FCF gespeichert. 
Bild 1.25 zeigt uns den kompletten Aufbau  für den Hin-
tergrund des Bildschirmes bei dem programmierbaren 
Video-Interface. Wir können hierbei bis zu 360 vertikale 
Balken programmieren. Bei unserem System des Fern-
sehcomputersfassen wir aber immer zwei dieser Bal-
ken zu einem Balkenpaar  zusammen. Dadurch ergeben 
sich später  in der Programmierung 10  untereinanderlie:-
gende Reihen  von  je  16 Balkenpaaren. Jedes Balken-
paar  ist  in  unserem  Bild  einen  Taktimpuls  breit,  also 
280  ns. Wir benötigen  für die  Impulserzeugung des Tak-
tes  damit  die  bereits  erwähnten  3,54  MHz  für  die 
Ansteuerung.  Zwischen  den  Balkenpaaren  haben ·  wir 
einen Zwischenraum von 7 Taktimpulsen zu dem näch-
sten Balkenpaar. 
Durch die 40 Bytes auf der Adresse F80 bi~  FA? sind die 
Balken in dem programmierbaren Video-Interface defi- 79 CXI 
0 
!P. 
a: 
...... 
N 
~ 
<  Cl) 
i3: 
"  ~ 
ffi" 
Ol 
~ 
~  Cl) 
::J 
~ 
s. 
a. 
Cl) 
3 
"  Cl) 
3 
C/) 
Cl) 
:::T 
g: 
a: 
C/) 
0 
:::T 
~-
~ 
~- ::r 
~ 
1\J 
I 
I 
I  I 
I  I 
I  I I 
I ___ l_l __ 
----
I 
1"11 
Q) 
IOl 
I~  I~ 
I 
I 
I 
I 
I 
I 
I 
I  I 
I  I 
I  I 
Rusdehnung  der 
Bol  ken  auf 2  oder 
4  Tal<ttrnputse  durch 
Setzen  der  BltJ  7 
und 6  in FR c9  . 
)J 
1\) 
5: 
('i) 
Ci) 
1\1 
~-
~  ::s 
Ci 
::>\"" 
-.>c 
~ 
3 
'.J  lJ 
I:: 
c;; 
('i) 
IV 
I~  ~- __ I  ....  _ 
Bit 
7  6 
0 0 1 
0  1  2 
1  0  1 
7  1  lf 
I~  I 
I 
Ruswahl  der  16 Balken 
durch  die  Bit.:s 
Ru.sdehnung  der au.s-
gewählten  Balken  1 
auf  B Taktimpulse 
durch  Setzen derBit~ 
Bits  0  bis 5  in FRB 
auf  ,,  1 ". Zuordnung 
für alle 
d.e f inierten 
vertikalen 
Balken  in 
einer Gruppe 
Bit  76 
00-x1 
01-x2 
1 Q- X  1 
1 7- X  4 
N  N+1 
Bit  7  6 5  4- 3 2  0765432  0 
'Jg~  t t ~  ~ ~  ~  ~  t ~  t t t t t ~  t 
-~-- 0 ~  ~+==PP::::::J:=+=+=+==+==+==+=+==!==l=P  ~  F  80/1 
1~ 
FR8 
2~- ~  F82/J 
3--.- ~~=t=t~~~t=t=~~=t=t~~ ~  Fe~;s 
4~- ~  FB6/7 
----E  ==::: ~~:::::l~~=t=t=t=t:::t:::t::::t:::::t:::::t=t::t  ~  Fee 13 
1~_  ~  FBR/B 
2~ 
3~  ~  F8CID 
~~  ~  F8E/F 
s~-l=~~+=+=t=~~=4=4=+=t~~~  I  o~  ~  F90  1 
;==- ~  F92/3 
3~  ~-----~=~---I----:::J ~  F94-IS 
tr~_  ~  F96/7 
~===- ~  F9d/9 
1~_  ~  F9R!B 
2 · ~ 
3--.- r-~~r-r-r-r-r-r-r-+-+-+-+-~~ ~  F9CID 
4~_  ~  F9EIF 
g~  ~  FR0/1 
1~_  ~  FR2/3 
2~ 
3~  ======l=~===i=====::::J ~  FR415 
4--.- I  I I  ~  FA6/7 
5
~  •(21SV~  159H) 
xa 
FR9 
FAR 
FRB 
FRC 
Bild 1.25  Kompletter Aufbau für den Hintergrund des Bildschirmes bei dem programmierbaren Video-Interface  81 82 
niert. Die Anordnung dieser Bytes gibt die 1 0 Reihen mit 
je 32 Bit wieder. Die horizontalen Balken erreichen wir 
durch die Ausdehnung der  vertikalen Balken in horizon-
taler Richtung. Die mit den 40 Bytes festgelegten Bal-
ken  sind  zunächst  nur  1 Taktimpuls  breit. Mit  den  5 
zusätzlichen Bytes können wir die vertikalen Balken auf 
eine Breite von 2, 4 oder 6 Taktimpulsen bringen. Diese 
5 Bytes sind  in  zwei Reihen  angeordnet, die -links  von 
Bild  1.25 stehen. Es  ergeben  sich  für die Definition fol-
gende Adressen  : 
FA8  aufnehmen und setzen von  1 bis  4 
FA9  aufnehmen und setzen von  5 bis  8 
FAA aufnehmen und setzen von  9 bis  12 
FAB  aufnehmen und setzen von 13 bis  16 
FAC aufnehmen und setzen von 17 bis 20 
Auf diese Weise erhalten wir in Bild 1.25 die 1 0 horizon-
talen Balken für das Fernsehbild. Mit den Bit 6 und 7 auf 
der  jeweiligen Adresse definieren wir, ob das program-
mierbare  Video-Interface  eine  Balkenbreite  von  1,  2 
oder 4 Takt-Impulsen darstellen soll. Es  ergibt sich für 
das Bild  folgende Tabelle: 
Bit 7  Bit 6  Takt/Balken 
0  0  1 
0  1  2 
1  0  1 
1  1  4 
Bild 1.26 zeigt uns ein Beispiel für die Programmierung 
des_ Hintergrundes für unser Fernsehspiel.ln Bit 0 bis 5 
haben wir eine Aufteilung der zwei Reihen in 6 h·orilon-
tale Gruppen. Wird in der Programmierung einas der Bit 
0 bis  5 auf ein  1-Signal gesetzt, so  sind alle v~rtikalen 
Balken der  zugehörigen Gruppe  8 Taktimpulse breit, bei 
einem  0-Signal richtet sich  die Breite nach Bit 6 und  7. 
Für unser Beispiel haben wir folgende Funktionen: 
Bit  Funktion 
0 
Verlängere Balken entsprechend auf  1 bis 
8 Taktimpulse 
1 
Verlängere die oberen 9 Zeilen 
entsprechend auf 2 bis 8 Taktimpulse 
2 
Verlängere die unteren 9 Zeilen 
entsprechend auf 2 bis  8 Taktimpulse 
3 
Verlängere die Balken auf die gesetzten 
3 bis 8 Taktimpulse 
4 
Verlängere die oberen Zeilen auf die 
gesetzten 4 bis 8 Taktimpulse 
5 
Verlängere die unteren 9 Zeilen 
entsprechend auf 4 bis 8 Taktimpulse 
Verlängere die selektierten vertikalen 
6,  7  Balken entsprechend der Codierung auf 1, 
2 oder 4 Taktimpulse Bild  1.26  Programmierung des Hintergrundes 
für unser Fernsehspiel 
7 6 5  4  3  2  7  0 
F81  = 0 1 1 1 1 1 1 1 
F83  =  1 0 0 0 0 0 1 0 
F85  = 0 0 1 0 0 0 0 1 
F87  =  7  0 0 0 1 0 0 0 
0  7  6  5  4  J  2  7 
I 
I I  I  I  I 
I  I 
I  I 
76543210 
F R8  =  1 1  0 7  0 1 0 1 
7  6  54  3  2 0 7 6  54  3 2 0 
0 
I 
I 
:~TQNWOM&V~  L  -=-nnmamwunnwnzlio 
r'' ~  ' 
Takte 
- 0 
1 
2 
3 
4 
5 
- 0 
7 
2 
3 
4 
5 
83 84 
Betrachten wir uns das Bild 1.26, so unterscheiden wir 
zwischen  der vertikalen  und der horizontalen Balken-
definition. Mit der Adresse F80 und  der Adresse  F81 
definieren wir das  erste  Zeilenpaar  in  unserer Hinter-
grundprogrammierung.  Die  Adressen  haben  folgende 
Werte: 
F8o =  r---11---.-l-1  lr---1---.-l-1  lr---1---.-l-1  r--\1---.-j---.o  \ 
F81  =  I  0  11  /1  / 1  /1  /1  /1  /1  I 
Mit  jedem 1-Signal schreiben wir zuerst in  der horizon-
talen Balkendefinition einen Punkt. Bei einem 0-Signal 
bleibt der Bildschirm dunkel. Auf diese Weise erhalten 
wir  die  ersten  beiden  Fernsehzeilen,  die wir zu  einem 
Balkenpaar zusammengefaßt haben. 
Nach dem ersten Zeilen- oder  Balkenpaar kommen die 
Adressen F82 und F83 für die nächsten 18 Fernsehzei-
len. Die Adressen haben folgende Werte: 
F82 =  I 0  I 0  11  I 0  I 0  I 0  I 0  I 0  I 
F83 =  J1  I 0  I 0  I 0  I 0  I 0  11  I 0  I 
Jedes 1-Signal bedeutet  für  die 18  Fernsehzeilen immer 
einen Punkt. Auf diese Weise erhalten wir in Bild 1.26 
einen vertikalen Balken. 
Zwischen  den  anderen  18  Fernsehzeilen  haben  wir 
noch ein weiteres Balken  paar, daswir mit  den Adressen 
F83 und  F85 definieren  können.  Die  Adressen  haben 
folgende Werte: 
F84 =  j1  I 0  I 0  I  0  I 0  I 0  11  I  0  I 
F85 =  I  0  I  0  11  I 0  I  0  I 0  I 0  11  I 
Mit  jedem  1-Signal  schreibt  das  programmierbare 
Video-Interface einen zweizeiligen Punkt auf dem Bild-
schirm. 
Nach dieser Zwischenzeile mit dem Balkenpaar folgen 
die nächsten  18 Fernsehzeilen, die mit den Adressen 
F86  und  F87  definiert  sind.  Die Adressen  haben  fol-
gende Werte: 
F86 =  j1  I 0  I 0  I 0  11  I 0  11  I 0  I 
F87 =  11  I 0  I 0  I 0  11  I 0  I 0  I  0  I 
Jedes 1-Signal erzeugt einen Punkt auf dem Bildschirm. 
Durch die horizontale Punktschreibweise ergibt  sich ein 
vertikaler Balken, wie Bild 1  .26 zeigt. 
Durch  die  Programmierung  unseres  Programm- und 
Befehlsspeichers  können wir mittels der horizontalen 
Adressen beliebig viele Punkte erstellen. Wichtig ist  nur, 
daß  wir  immer  einen  Zeilenblock von  einem  Balken-
paar,  dann  neun  Balkenpaare  usw.  haben.  Dieses 
Blockschema  können  wir  bei  der  Programmierung 
nicht verlassen, da sonst das programmierbare Video-
Interface nicht arbeiten kann. Die  vertikale  Balkendefinition  von  Bild  1.26  hat  die 
Adresse FA8 und weist folgende Werte auf: 
FA8 = 11 11  I  0 11  I 0 11  I 0  I 1 I 
'----v-----" 
I  II 
Die Adresse  ist in  zwei Abschnitte unterteilt. Mit dem 
Abschnitt I sind die Taktimpulse definiert in  1, 2 oder 4 
Taktimpulse. 
Der Abschnitt II  kennzeichnet die Definition der einzel-
nen Abschnitte. Das Bit 0 in der Adresse FA8verlängert 
die Punkte des ersten Balkenpaares um genau 8 Takt-
impulse, da wir ein  1-Signal haben. Bei  einem 0-Signal 
ergibt sich eine Verlängerung um 4 Taktimpulse. Dieses 
0-Signal  haben  wir  zum Beispiel  im Bit 1 der Adresse 
FA8. 
Wie  wir  aus  Bild  1.26 ersehen,  ist der Block mit den 
18  Zeilen in zwei Unterblöcke mit  je  9 Zeilen für die hori-
zontale  Impulsverbreitung unterteilt. Da in dem Bit 1  der 
Adresse FA8 ein O·Signal vorhanden ist, wird der obere 
Blockmitden9Zeilen um4  Taktimpulseverbreitert Der 
untere Block wird dagegen um 8 Taktimpulse verbrei-
tert, da wir im Bit 2 der Adresse FA8 ein  1-Signal pro-
grammiert haben. Auf diese Weise erhalten wir auch die 
Impulsverlängerung  der anderen  horizontalen Adres-
sen  in dem Bild  1.26. 
Eine komplette Programmierung für ein Fernsehbild ist 
in Bild 1.27 gezeigt. Auf der  linken Seite des Fernsehbil-
des haben wir die 5 Bytes für die horizontale Punktver-
längerung und auf der rechten Seite die 40 Bytes für die 
Pun ktprogrammierung. 
Für  denBlockmit  der  Adresse FA8 haben wir  folgenden 
Wert aufgeschlüsselt: 
FA8 = C2 ~  11  I 1 I 0  I 0  I 0  I 0  I 1 I 0  I 
~ 
c  2 
Wir haben  eine  Impulsverlängerung von 4 Taktimpul-
sen, wenn auf  den Bit von 0 bis 5 ein 0-Signal steht oder 
eine Impulsverlängerung von 8 Taktimpulsen, wenn wir 
ein  1-Signal haben. Dies  ist durch den Abschnitt I der 
Adresse FA8 gegeben. 
Zu dieser Adresse FA8 gehören die Adressen F80, F81, 
F82, F83, F84, F85, F86 und F87. Diese Adressen haben 
folgende Werte, wenn wir sie aufschlüsseln: 
F80 =  I  0  I  0  I  0  I  0  I  0  I  0  IJITiJ 
~ 
0 0 
F82 =  11  I  1 I  1 I  1 11  I  1 I  1 I  1 I 
--------- F F 
F84 =  I 1  I 1  I 1 I 1 I 1  I 1 I 1  I 1 I 
~----- F F 
F86=11jojololololoJol 
~--------------~ 
8  0·  85 Bit  7  6 5  4  3 2  o  7  6 5  4  3 2 0 
-o-''  ' ' ' ' ' ' ' ' ' ' ' ' ' ' 
T 
, . ~ 
2  -
f:R8=C23=: 
4~ 
-_....;...._5~-
0----.-
1~ 
FR9= 47  ~  ~- 4~ 
s~­ ----o~ 
1~ 
FRR=41 
2 
~  3~  4  ______._._ 
----5~  0~  ,~_ 
FRB =  lt-0  j =: 
4~ 
s~  ----0~ 
1 · ~-
FRC =OS  ]  -=-- ~~ 
s~ 
11111111• 
r 
--
86  Bild  1.27  Komplette Programmierung eines Hintergrundes 
I I  II 
I 
...  00100 
FB0/1 
~  FFIFE 
F82/3  ...  :;:, 
•  FF/FE 
FB'r/5  c: 
... 80/02 
f86/7 
'ö 
L.. 
•  FE/7E 
F88/9 
0 
c: 
80/01 
F8R/B 
tl 
....  t  80/01 
F8C/D 
,...  R0/05 
~ 
F8E/f 
.:c 
...  " 
C0/06 
F90/1 
tJ 
...  '0 
80/01 
F92/3  .... 
> ~  ....  130101 
F94-/5  ...... 
... CJ0/07 
F96/7 
ö 
~  ....  80/81 
F98/9  - ...... 
80181 
F!JR/8 
l.. 
..  lll 
80/81 
~ 
- F9C/D 
L.. 
80/81 
F9E/F  ....  :::J 
.,...  FFIFE 
FR0/7 
..... 
.. 00/00 
FR2/3 
II) 
....,.  RR/RR 
CU 
FR4/5 
~ 
...  00/00 
~ 
FR6/7  CO 
) F81  =  I 0  I 0  I 0 I 0  I 0  I 0  I 0  I 0  I 
~ 
0 0 
F83 =  I 1 I 1 I 1 I 1 I 1 I 1 I 1 I 0  I 
~~ 
F E 
F85 =  11  11 11  ] 1 11  11  I .  1  I 0  I 
~ 
F E 
F87 =  I 0  I 0  I 0  I 0  I 0  I 0  11  I 0  I 
-..... 
0 2 
Durch diese Programmierung erhalten wir die ersten 40 
Zeilen von 312 Fernsehzeilen. Die Programmierung für 
die  anderen  Zeilen  finden  Sie  in  dem  Bild  1.27.  Bitte 
schlüsseln Sie die hexadezimale Zahlenangabe bei der 
Programmierung des Programm- und Befehlsspeichers 
in  das  duale  Zalllensystem  auf.  ln  dem  Fachbuch 
»Hochintegrierte Digitalschaltungen und Mikroprozes-
soren« (4) finden·Sie die Umwandlung von dem hexade-
zimalen (oder sedezimalen) Zahlensystem in das duale 
oder umgekehrt genau beschrieben. 
Die Anzeige für unser Fernsehspiel istdurch einen Spei-
cherplatz  in  dem  programmierbaren  Video-Interface 
bereits vorgegeben. Auf der Adresse FC3 in dem Bit 1 
legen wir die Form für unsere Anzeige fest. Bei einem 0-
Signal  in  der  Programmierung  haben  wir  einen  Zwi-
schenraum von 20 Taktimpulsen, wie Bild 1.28  zeigt. Da 
wir auf diese Weise zwei getrennte Anzeigen erhalten, 
können wir pro Anzeige von 0 bis 99 zählen. Diese Form 
der  Programmierung  verwenden  wir,  wenn 2 Spieler 
den  Fernsehcomputer  bedienen.  Bei  einem  1-Signal 
haben wir dagegen keinen Zwischenraum und wir kön-
nen von 0 bis 9999 zählen. Diese Form verwenden wir, 
wenn  nur  1 Spieler den Fernsehcomputer bedient. 
Mit dem Bit 0 auf der  Adresse FC31egen wir die Position 
für unsere Anzeige fest. Bei einem 0-Signal beginnt die 
Datenanzeige  in  der Fernsehzeile zwischen  0  und  19 
des Hintergrundes. Programmieren wir dagegen ein 1-
Signal, beginnt di. e Datenanzeige bei der Fernsehzeile 
180 bis  199. 
Auf der Adresse FC8 und FC9 können wir die Daten in 
das  programmierbare  Video-Interface  eingeben  und 
dort speichern. Die möglichen Zahlen sind  in Bild  1.29 
.· gezeigt. Bei  Pseudotetraden, also bei Zahlen zwischen 
A und F,  bleibt die Anzeige dunkel. Es erfolgt eine auto-
matische  Ausblendung  für  den  Baustein  2636.  Die 
Gestaltung der angezeigten Ziffern erscheint als ?-Seg-
ment-Symbol, das sich  innerhalb einer Matrix von  ins-
gesamt 12 Taktimpulsen zu  je 20 Zeilen  befindet. Die 
Farbe  der  Ziffern  entsprechen  immer  der  Kulissen-
farbe: 
Die Farben der Kulisse und des Hintergrundes werden 
durch je 3 Bit in der Kulissensteuerung  festgelegt. Mit 
dem Enable-Bit auf der Adresse FC  6 wird die Erzeu- 87 88 
FORM  =  0 
FORM= 1 
~  ~  N1  N2  N3  N4 
(20~32H)oder(200V,32H)~--[_
5  J_tJ_ß_tJ  ____ _ 
~ 
Bild 1.28  Speicherplatz und Definition für die Spielanzeigen 
gung  für die Kulisse aktiviert. Erfolgt diese Aktivierung 
nicht, so erscheint das Ausgangssignal 111  sowohl für 
die Kulissen- als .auch  für die Hintergrundfarbe. 
Das  Bit »VRLE« auf der Adresse FCB  ist das vertikale 
Rücksteii-Statusbit. Ist das Bit gesetzt, erfolgt  eine auto-
matischs  Löschung, wenn die Adresse FCB ausgelesen 
worden  ist. 
Die Tonfolge an dem Ausgang »Sound« ist von der Pro-grammierung abhängig.  Es  ergeben sich  rechteckför-
mige  Impulse mit einer Frequenz zwischen 30 Hz und 
4kHz. 
Das programmierbare Video-Interface hat  zwei interne 
A/D-Wandler.  Damit werden analoge Eingangssignale 
an  den  PORT  -Eingängen  in  digitale Werte umgewan-
delt. Die Speicherung  der digitalen Werte erfolgt auf 
der Adresse FCC  und  FCD  in dem Baustein 2636. Der 
Wertbereich  liegt  zwischen  20  und  225.  Durch  den 
Mikroprozessor 2650  können  wir  den Wert abfragen 
und anschließend verarbeiten. Dies alles ist eine Frage 
des Programmes  für unseren Fernsehcomputer. 
1.3 Synchron-Generator 
Wenn wir uns mit dem Synchron-Generatorfür unseren 
Fernsehcomputer  beschäftigen,  so  müssen  wir  zwi-
schen dem PAL- und dem NTSC-Verfahren unterschei-
den.  Das  PAL-Verfahren  wird  in  der Bundesrepublik 
Deutschland und das NTSC-Verfahren in USA verwen-
det. 
Das  NTSC-Verfanren  (NTSC  - National  Television 
System Committee)  entwickelte auf dem  Prinzip des 
Schwarz-Weiß-Fernsehens  ein  kompatibles  Farbfern-
seh-Verfahren. Diese Entwicklung fand  1954 statt. Für 
das NTSC-Verfahren wurde der Synchron-Generator-
Baustein 2622 entwickelt. 
Für unseren Fernsehcomputer  verwenden wir das PAL-
Verfahren (PAL-Phase Alternating Line). Hierzu wurde 
[]  123LI5Ei1B9 
Bild 1.29 
Zifferndarstellung bei dem programmierbaren Video Interface 
Bild  1.30 zeigt uns  das  Anschlußschema für den Syn-
chron-Generator. 
Bild 1.30  Anschlußschema 
des 2621/2622 
der Baustein 2621  entwickelt. Bitte achten Sie  bei der 
Bestellung dieses Bausteines auf diese Nummer. 
ln Bild 1.31 haben wir  das Blockschaltbild des USG-Bau-
steines  2621  (Universal Sync Generator).  Der Unter-
schied zwischen dem 2621  und dem 2622  istdas Teiler-
verhältnis  im  vertikalen  Zähler.  Beim  PAL-Verfahren 
haben  wir  eine  Zeilenauflösung  von  312  Zeilen  und 
beim NTSC-Verfahren von 262 Zeilen. Die Logikanord-
nung  erzeugt  noch  anders  verzögerte  Ausgangs-
signale.  89 Wir haben  folgende AnschlußbelegunQ: 
VRST 
vertikaler 
Decoder 
vs 
vertikaler 
CBLNK 
Zähler 
VSR 
(Teiler durch 
c=r 
CSYNC 
RESET 
~  horizontaler 
HS 
CLOCK 
Zähler 
r  Teiler durch 
2 2'1) 
CK4  CK2 
....  HRST 
• 
: 
CBF 
OE 
r 
PCK 
90  Bild  1.31  Anschlußschema des Synchron-PAL-Generators 2621 Anschluß  Pin  Ein/  Ausgang  Funktion 
CSYNC  1  A  Composite Sync: An diesem Ausgang erhalten wir die zusammengesetzten 
Synchronisierimpulse für das PAL-Verfahren. Der Ausgang  ist direkt mit dem 
Video-Summierer verbunden. 
VRST  2  A  Vertical Reset: Ausgang  für den vertikalen Rücksetzimpuls. Direkte 
Ansteuerung des VRST-Eingangs von  dem  programmierbaren Video-Interface und 
dem Sense-Eingang des Mikroprozessors. 
CBLNK  3 A  Composite Blanking: Ausgang  für zusammengesetzte Austastimpulse  für den 
Video-Summierer. 
VSR  4 A  Testausgang 
CBF  5  A  Color Burst Flag: Ausgang des Burst-Signales  für  den  Video-Summierer. 
HRST  6  A  Horizontal Reset: Ausgang  für den horizontalen Rücksetzimpuls. 
Reset  8  E  Reset: Rückstellung  für den horizontalen und vertikalen Zähler. 
CK2  9  A  Clock 2: Das  PCK-Signal wird durch 2 geteilt 
CK4  10  A  Clock 4: Das PCK-Signal wird durch 4 geteilt 
PCK  11  A  Position Clock: Taktimpuls  für die Fernsehzeilen. Wir haben  227  Taktimpulse 
mit einer Länge von 280 ns. Nach 64  f!S  ist eine  Fernsehzeile abgeschlossen, 
das heißt 227 Taktimpulse haben den Ausgang  PCK  passiert. 
Clock  12  E  Clock: Takteingang  für die Frequenz von  3,546895 MHz 
OE  13  A  ODD/EVEN: Bestimmung des Teilbildes  für  den  Video-Summierer. 
.l  7  Masse, 0 V 
+Ub  14  Betriebsspannung +5 V 
Der Eingang »Ciock« ist über einen Buffer mit dem ver-
tikalen und horizontalen Zähler  verbunden. Aus den ein-
zelnen Funktionen erhalten wir die Zeitdiagramme von 
Bild 1.32 und 1.33. 
Bild 1.32zeigt  uns das  Impulsdiagramm  für den horizon-
talen  Ablauf  in  dem  Fernsehcomputer.  ln  der ersten 
Zeile haben wir den Ausgang PCK  für eine Fernsehzeile. 
Die Frequenz von 3,546895 MHzdes Eingangs »Ciock«  91 92 
64-J-l.S 
PCK 
I~III!I~I~H  ~I+H51 6  Helgib ~  l
1 lj  I  !l}l  kl ~~~ '1212121212121212  907234-567 
2
1
2
1
3 3
1
3
1
3
1
3
1
3
1
3
1
3
1T ·1 Tl  r1r1r  ·1,1 
89012345678901234567690 
I  17 
I~  J- ~ 
]  ....  s  .. 
9 
HRST 
HS 
1  .... 
ß  3 
9 
--I 
~  4 
- CBF 
I 
OE 
X 
Bild  1.32  Impulsdiagramm für den horizontalen Ablauf des TV-Fernsehcomputers 
wird  über  den  Decoder  zum  Ausgang  übertragen. 
Dadurch istjeder PCK-Impuls 280 ns lang. Der horizon-
tale Zähler beginnt bei 0 und zählt bis 226. Anschließend 
setzt er sich wieder auf 0 zurück und ein neuer Zählvor-
gang beginnt. 
Aus dem Zählvorgang werden im horizontalen Decoder 
die Steuerimpulse erzeugt. 
ln der zweiten Zeile haben wir den horizontalen Rück-
setzimpuls. Nach dem 5. Taktimpuls setzt sich der Aus-
gang HRST auf 1-Signal, das nach dem 48. Taktimpuls 
wieder auf  0-Signal  zurückgesetzt wird. Dieser Rück-
setzimpuls ist damit ca. 12  !J.S  lang  und wird für die Syn-
chronisation  des  programmierbaren  Video-Interface 
benötigt. HRST 
VRST  __j 
CBLNK  rLn.J  r---- -----l 
I  I 
I  I 
I  I 
I  I 
L  ________  _j 
,----------.-- . --------l 
I 
Hs  _n  n  n  n n n n 
1  I  10  I  11  I  12  I  13  I  74  I  1s  I  76 
I  I 
vs 
. I  I 
I CSYNC  I 
L  ___  .  ____________  ·  __  . _. __  ·  ~ 
Bild  1.33  Impulsdiagramm für den vertikalen Ablauf des TV-Fernsehcomputers  93 94 
Die  dritte  Zeile  des  horizontalen  Impulsdiagrammes 
zeigt den internen Impuls HS (horizontale Synchronisa-
tion)  ..  Der Impuls HS setzt sich nach 5 Taktimpulsen von 
dem 1-Signal des Impulses HRST auf 1-Signal und kippt 
nach 171mpulsen wieder zurück. Die 171mpulse haben 
eine Zeitverzögerung von ca. 4,8 !lS. Mit dem  internen 
Impuls HS wird die Logikanordnung von dem Baustein 
2621  angesteuert. 
Der  Ausgang  CBF  ist für das Burst-Signal verantwort-
lich. Nach einer Zeitverzögerung von 8,7 !lS, das sind 31 
Taktimpulse, haben wir ein 1-Signal. Dieses Signal ist  ca. 
2,5  !lS  lang,  da wir 9 Taktimpulse haben. 
Die letzte Zeile in Bild 1.32 zeigt die Umschaltung zwi-
schen  den  beiden  Fernsehteilbildern.  Ein  Vollbild 
besteht  aus  625  Zeilen.  Der  Synchron-Generator 
schreibt ein  Teilbild mit 312 Zeilen  und schaltet dann 
den Ausgang OE auf das nächste Teilbild um. Der Aus-
gang OE wechselt nach 312 Zeilen  immer seinen Aus-
gangszustand. 
Bild 1.33 zeigt uns das  Impulsdiagramm  für den vertika-
len  Ablauf  im  Fernsehcomputer.  ln  der  ersten  Zeile 
haben wir  die horizontale Rückstellung HRST. Zwischen 
jeder positiven  Impulsflanke vom HRST tritt eine Zeit-
verzögerung von 64 !lS auf und die Impulsdauer beträgt 
für diesen Impuls 12 !lS. Hat der horizontale Zähler eine 
komplette Fernsehzeile mit 227 Impulsen abgegeben, 
erhält der  vertikale Zähler mit einer kurzen Zeitverzöge-
rung einen Zählimpuls durch den Ausgang HRST. Damit 
kann  der vertikale Zähler synchron über den Eingang 
»Ciock« seinen Zählerstand um eine 1 erhöhen. 
Der vertikale Zähler steuert den vertikalen Decoder jm 
Baustein 2621  an.lni vertikalen Decoder wird das Aus-
gangssignal  VRST  und  der  interne  Steuerimpuls  VS 
(vertikale  Synchronisation)  erzeugt.  Die  zweite  Zeile 
von Bild 1.33 zeigt den Ausgangsimpuls VRST.  Dieser 
beträgt  42  Fernsehzeilen  und  steuert  den  Eingang 
VRST  des  programmierbaren Video-Interface. Gleich-
zeitig  erhält  der  direkte  Mikroprozessor-Eingang 
»Sense«  ein  1-Signal. Da  jede Fernsehzeile eine Zeit-
dauer von 64 !lS hat, haben wir für ca. 1,7 ms ein 1-Signal 
an diesen Eingängen. Während dieser Zeitdauer kann 
der Mikroprozessor seine Daten  in das programmier-
bare  Video-Interface  eingeben  oder  er  kann  seine 
Daten  aus  diesem  beziehen.  Nach  dieser  Zeit  sind 
beide Einheiten durch das 0-Signal blockiert. Nach 312 
Fernsehzeilen  springt  der  Ausgang  automatisch  auf 
1-Signal. 
Die 3. Zeile ist der Synchronisierimpuls für den Video-
Summierer. Hat der Ausgang VRST ein 1-Signal, so wird 
durch die Logikanordnung der Ausgang CBLNK auf 1-
Signal  geschaltet  und  der  Video-Summierer  erhält 
keine  Austastimpulse  für  die  Zeilensynchronisation. 
Kippt der Ausgang VRST auf 1-Signal, können die Aus-
tastirnpulse wieder die Logikanordnung passieren. Die 
Logikfunktion  zwischen  VRST  und  CBLNK  ist  eine 
ODER-Verknü  pfung. 
Die 4.  Zeile von Bild  1.33 zeigt uns das zusammenge-
setzte Synchronisiersignal für das PAL-Verfahren. Aus dem horizontalen Signal HS und dem vertikalen Signal 
VS  wird  der  CSYNC-Impuls  durch ein  Exklusiv-ODER 
oder  ein  Äquivalenz-Gatter  gebildet.  Hierfür  gilt  fol-
gende Tabelle: 
HS  vs  CSYNC 
0  0  1 
0  1  0 
1  0  0 
1  1  1 
Der CSYNC-Impuls steuert den Video-Summierer an. 
1.4 CMOS-Analogschalter mit Multiplexer 
Für die vertikale und horizontale Ablenkung der einzel-
nen  Symbole benötigen wir Potentiometer. Über den 
Analogschalter kann das programmierbare Video-Inter-
face die Potentiometer abfragen und dann in einen digi-
talen Wert umwandeln. 
ln Bild 1.34 ist  der Aufbau des CMOS-Bausteines 4053 
gezeigt. Die 3 Logikeingänge A, Bund C steuern einen 
Logik-Pegel-Umsetzer an. Durch den Eingang CE (Chip 
Enable)  kann  der  Baustein  blockiert  werden.  Der 
Umsetzer hateine Betriebsspannung von +Ub  -3  ... 15V. 
Der Eingang  U1 
ist der Masse-Eingang  fürdie Pegel-
spannung. Wir  legen den Eingang U1 
in unserer Anwen-
dung auf Masse. Die Ausgänge des Logik-Pegei-Umset-
zers  sind  mit  den  1-aus-2-Decodern verbunden.  Hier 
wird aus zwei Eingängen ein Ausgang  erzeugt. 
Mit den 6 Decoderausgängen steuern wir die Transmis-
sions-Gatter TG an Es ergibt sich für den Baustein 4053 
folgende Funktionstabelle: 
Kanäle 
Nr.  c  B  A  CE 
Oe  Os  OA 
0  L L  L L  Xe  XB  XA 
1  L  L  H L  Xe  XB  YA 
2  L H  L L  Xe  YB  XA 
3  L H  H  L  Xe  Ys  VA 
4  H  L  L L  Ye  XB  XA 
5  H  L  H  L  Ye  XB  YA 
6  H H L L  Ye  Ys  XA 
7  H H  H  L  Ye  Ys  YA 
8  X X  X  H  gesperrt 
X~  L- oder H-Pegel 
Mit dem L  -Pegel (0-Signal) schalten wir die X  -Eingänge 
auf die 0-Ausgänge und mit einem H-Pegel  (1-Signal) 
die V-Eingänge.  Der CE-Eingang muß  auf L-Pegel  lie-
gen,  damit  die  Transmissions-Gatter  durchschalten 
können. Bild  1.35 zeigt das Anschlußschema. 
Ein Transmissions-Gatter TG ist  ein Analogschalter, das 
heißt,  wir  können  mit diesem Schalter Wechselspan-
nungsgrößen schalten. Ein Analogschalter hat die glei- 95 96 
CE  c  B  R 
Bild  1  .34  Aufbau des CMOS-Bausteines 4053 
chen elektrischen Funktionen wie  ein  kontaktbehafte-
ter  mechanischer  Schalter.  Das  Bild  1  .36  zeigt  die 
Innenschaltung eines Analogschalters. 
Der Analogschalter von Bild 1.36wurde  in CMOS-Tech-
nologie realisiert. Der eigentliche Schalter besteht aus 
einer Parallelschaltung von einem p-Kanal- und einem 
n-Kanai-MOSFET  -Transistor. Wir haben  hier  den  Ein-
gang X und den Ausgang Q. Wer sich mit der Arbeits-
weise von MOSFET-Transistoren  auskennt, weiß,  daß 
sich Drain und Source nur nach der Polarität der ange-
legten  Spannung  einstellen.  Der  Eingang  C  für  das 
Transmissions-Gatter  ist  der  Steuereingang.  Der  p-
Kanai-MOSFET  -Transistor erhält direkt vom Eingang C 
sein Signal.  Das  Gate  vom n-Kanai-Transistor ist über 
Bild 1.35  Anschlußschema 
des Bausteines 4053 
einen CMOS-Inverter mit dem  Eingang  C verbunden. 
Legen wir an den Eingang C einen L  -Pegel an, so ist  der 
p-Kanal-Transistor leitend. Die beiden Gateanschlüsse 
des CMOS-Inverters  liegen ebenfalls auf L  -Pegel  und 
der  p-Kanal-Transistor  schaltet  durch,  der  n-Kanai-
Transistor  sperrt. Damit erhält der n-Kanai-Transistor 
des Transmissions-Gatters einen H-Pegel und schaltet 
durch. 
Bild  1.36 
Arbeitsweise eines Transmissions-Gatters (Analogschalter) Schalten die beiden MOSFET durch, haben wir bei dem 
Transmissions-Gatter einen Übergangswiderstand von 
ca. 80 Q  bei  einer Betriebsspannung  von +Ub =  5 V. 
Wir  können  einen Frequenzbereich  von  0 Hz  (Gleich-
strom) bis zu  1 0 MHz problemlos übertragen. 
Mit einem  H-Pegel  am  Eingang  C erhält der p-Kanai-
Transistor  vom Transmissions-Gatter einen SperrpegeL 
Der  Transistor  sperrt  voll.  Bei  dem  CMOS-Inverter 
sperrt  der p-Kanal-Transistor  und  der  n-Kanal  öffnet 
sich. Wir haben am Ausgang des CMOS-Inverters einen 
L  -Pegel. Dieser L  -Pegel steuert den n-Kanai-Transistor 
an  und,sperrt diesen voll. 
Sperren  wir.dle  beiden  MOSFET,  haben wir  an  dem 
Transmissiö~· S.~Gatter  einen Übergangswiderstand von 
ca. 1 06 
Q  bei einer Betriebsspannung von +Ub = 5 V. 
Ansteuerungs-
Source  Gate  Drain 
?  f::;~ng~  '·  • .  s ·  0 
±,~'2 
p 
Bild  1.37  Aufbau  einer  Speicherzelle  für  einen  löschbaren  und 
elektrisch neu programmierbaren Festwertspeicher 
1.5  Löschbarer und neu programmierbarer 
Festwertspeicher 
Bild 1.37 zeigt den Aufbau einer Speicherzelle für einen 
löschbaren und elektrisch neu programmierbaren Fest-
wertspeicher. Unterschiedlich zu einem RAM (Schreib-
Lese-Speicher)  arbeitet ein  ROM  (Festwertspeicher). 
Schalten wir die Betriebsspannung  in  unserem  Fern-
sehcomputer aus,  so  verfällt der Inhalt der RAMs, der 
Inhalt unserer ROMs bleibt aber erhalten. 
Bei  den ROMs  unterscheiden wir zwischen den Mas-
ken-ROMs  und  den  programmierbaren  Festwertspei-
chern.  Die Masken-ROMs  kommen  nur  für den  indu-
striellen Einsatz in Betracht, da die Kosten für die Mas-
ken  sehr  hoch  sind  - der  Stückpreis  ist  aber  relativ 
gering.  Programmierbare  Festwertspeicher  ohne 
Löschvorrichtung sind  für uns ebenfalls indiskutabel, da 
wir  sie  zwar  programmieren  können,  aber der  Inhalt 
bleibt  immer  erhalten.  Die  REPROMs  (RE-program-
mable ROM)  oder EPROMs  (Erasable PROM)  sind  für 
unsere Anwendung  ideal, weil wir den  Inhalt  löschen 
und  neue  Programme entwickeln  und  eingeben  kön-
nen, ohne daß wir einen neuen Baustein kaufen müs-
sen. 
Die REPROMs oder EPROMs werden  fast nur in einer 
Silizium-Gate-Technologie  hergestellt.  Wie  Bild  1.37 
zeigt,  besteht  eine  Speicherzelle  aus  einem  einzigen 
MOS-Transistor, der 2 Poly-Siliziumschichten aufweist. 
Die  obere Siliziumschicht ist das Gate  und  die zweite  97 98 
Schicht ist das »bewegliche« Gate;  In diesem bewegli-
chen Gate können wir unsere  Information  speichern. 
Wir  geben  beim  Programmieren  .  eine  Injektion  von 
energiereichen  Elektronen  in  das .  bewegliche  Gate. 
Diese  Injektion wird  dort gespeichert,  da  keine  elek-
trische Verbindung  zur Umgebung vorhanden  ist.  Das 
bewegliche Gate  ist in  einer Si02-Schicht isoliert unter-
gebracht. 
Im  unprogrammierten Zustand  hat eine  Speicherzelle 
immer  einen  H-Pegel.  Durch  die  Programmierung 
geben wir einen  L  -Pegel  ein.  Bitte  beachten  Sie  die 
nachfolgenden Programmierungsvorschriften. Werden 
diese  nicht  eingehalten,  kann  der  Baustein  zerstört 
werden. 
Bild 1.38 
CS I  WE  Chip- Rus wahl- L agil< 
0 
7 
2 
3 
eingonge  i  Rd~~s~=~-1 6 
7 
8 
s 
j-Decoder 
X- Decoder 
Datenau.s9an9 
01-08 
Rusgangsbuffer 
Y-Steuerung 
64- X  128 
ROM-Matrix 
Bild  1.38 zeigt die  Innenschaltung des EPROM 8708.  ln 
diesem EPROM ist der halbe Befehlssatz unseres Fern-
sehspieles gespeichert. Wir benötigen für den gesam-
ten Befehlssatz entweder zwei EPROM  8708 oder wir 
verwenden das EPROM  2716. 
Das  EPROM  8708  hat  eine  interne  ROM-Matrix  von 
64 x 128, das heißt, wir haben 64 Spalten mit  je 128 Zei-
len. Dies ergibt eine Speicherkapazität von  64 x 128 = 
8192 Speicherplätzen.  Im Gegensatz hierzu steht das 
EPROM  2716  mit  einer  internen  ROM-Matrix  von 
128  x 128 = 16384 Speicherplätzen. 
Bild 1.39 
Anschlußschema 
des EPROMs 8708 
Bild  1.39 zeigt uns  das Anschlußschema des EPROM 
8708. Wir haben die Adresseneingänge A0 
bis A9 
und 
können somit zwischen den Adressen 0 bis 1023 wäh-
len. Das EPROM 2716 hat die Adresseneingänge A0 
bis 
A10 
und wir haben Adressen zwischen 0 und 2047. Das EPROM 2716 ist erhältlich, aber ca. 4 malteurerals das 
EPROM 8708. 
Die ROM-Matrix von Bild 1.38  ist unter einem Quarzfen-
ster angeordnet. Durch dieses Quarzfenster können wir 
den  Inhalt des  EPROM  8708  löschen. Wir benötigen 
hierzu  einen  Entkeimungsstrahler  vom  Typ  HNS  der 
Firma Osram. Diesen Strahler müssen wir ohne  Kurz-
wellenfilter  in  einem  Abstand  von  ca.  3  cm  vor  dem 
Quarzfenster anbringen. 
Achtung  III 
Beim  Löschen des EPROM  durch einen Strahler 
muß  die  Löschanordnung  in  einem  lichtdichten 
Kasten  untergebracht  sein.  Ist  dies  nicht  der 
Fall,  wird  die menschliche Netzhaut  des  Auges 
unweigerlich  zerstört.  Bitt~ .  nehmen  Sie  die 
Warnung  ernst,  da eine Erblindung  bE7reits  nach 
einer sehr kurzen  (ca. 1 ms) Bestrahllihg  ·eintritt. 
Unter  dem  sehr • starken  ultravioletten  Licht wird  der 
EPROM  8708 innerhalb von 30 Minuten gelöscht. 
Wie wir bereits wissen, hat derunprogrammierte Bau-
stein  8708  immer  einen  H-Pegel  gespeichert.  Durch 
den  Ausgangsbutter  werden  diese  H-Pegel  auf  den 
Ausgang  geschaltet. Die  Informationen werden einge-
geben durch Einschreiben von L-Pegeln. 
Das Programmieren unseres Bausteines 8708  istrelativ 
einfach, wenn wir uns das Programmiergerät aufgebaut 
haben. Bild  1.40 zeigt das Impulsdiagramm  für den Pro-
grammierungsablauf. 
ei ne  Programmsc hleife 
Rdresse 
26 1/------r"""\ 
Programmi er-
tmpuls 
Daten 
07-0CJ 
01/"--...J 
Bild  1  .40  Komplette Programmierungsschleife 
Adresse  'V 
1o 2 3  A 
Zuerst geben wir die Adresse auf den 8708. Stehen die 
Adressen sicher an den Eingängen an, so wird der Ein-
gang CS/WE (Pin 20) auf +12 V angehoben. Im norma-
len Zustand soll dieser Eingang  auf +5 V liegen  (CS = 
Chip Select, WE = Write Enable  ). Danach werden die zu 
programmierenden Daten parallel auf die 8 Ausgänge 
gelegt, wobei 1-Signal = H-Pegel und 0-Signal = L  -Pegel 
ist. Nach dem Adressen, Freigabe (CS/WE) und Daten 
eingestellt  sind,  wird  ein  Programmierimpuls  pro 
Adresse an  den  Programmeingang  (Pin  18) gegeben. 
Wir programmieren immer alle 8 Ausgänge gleichzeitig. 
Der Programmierimpuls soll  eine Länge von ca. 0,5 ms 
haben. Der Programmierstrom darf 15 mA nicht über-
schreiten.  Die  Programmierspannung  beträgt +25 V.  99 100 
Halten wir diese Werte  exakt  ein,  so  können wir den 
Baustein 8708 beliebig  oft löschen und neu  program-
mieren. 
ln dem Bild  1.40 ist eine komplette Programmschleife 
für die Programmierung  gezeigt. Wir beginnen mit der 
Adresse  0 und  beenden die Schleife bei  der Adresse 
1  023. Dieses einmalige Durchgehen aller zu  program-
mierenden  Adressen  bezeichnet  der  Fachmann  als 
Programmierungsschleife. Wir benötigen für den Bau-
stein 8708 insgesamt 100 Programmierungsschleifen. 
Danach  ist der Baustein  richtig  und  sicher  program-
miert. Weichen wirvon den Daten ab, kann der Baustein 
zwar programmiert sein, aber die gespeicherten Daten 
verflüchtigen  sich  langsam  und  unser  Programm  ist 
damit »gestorben«. 
Bild  1.41  zeigt  uns  den  Aufbau  eines  einfachen  Pro-
grammiergerätes (Programmer) für das EPROM  8708. 
Diese Schaltung ist erprobt und wird in vielen industriel-
len Programmen verwendet. 
Bei dem Programmerunterscheiden wir zwischen zwei 
Betriebsarten: das Einschreiben  in  das RAM  (Schreib-
Lese-Speicher) und das Einschreiben der gespeicher-
ten Daten  in  das EPROM  (Festwertspeicher). 
Mit dem Schalter »programmiere« bestimmen wir,  ob 
die Daten  in  das RAM  eingeschrieben werden  sollen 
oder ob der Programmierer einen  Programmierungs-
vorgang  unternimmt. Die Schalter S1,  S2  und  S3 sind 
mechanisch miteinander  verbunden. Ist  der  SchalterS  1 
offen, so sind S2 und S3 geschlossen. 
Beim Einschreiben der Daten in den Programmerist der 
Schalter S1  offen und wir haben daher an dem NICHT-
Gatter G1  einen  H-Pegel. Damit  liegt an  dem NICHT-
Gatter G2 und dem UND-Gatter G3 ein L-Pegel an. Das 
UND-Gatter G3 sperrt den Rechteckgenerator am Aus-
gang. Überdas NICHT-GatterG3erhältdas UND-Gatter 
G4  einen H-Pegel, ebenso die 8 Tri-State-UND-Gatter. 
Das RAM  hat am Eingang es einen H-Pegel, wenn  der 
Schalter »speichere« offen  ist. Dadurch  ist die Daten-
aufnahme  für  das  RAM  unterbunden.  Drücken  wir 
dagegen auf den Schalter, hat der Eingang es einen L-
Pegel und das RAM  speichert die angebotenen Daten. 
Die Dateneingabe erfolgt überdie8Tri-State-UND-Gat-
ter.  Hierzu  verwenden  wir  zwei  Bausteine  vom  Typ 
7  4126. Wir haben folgende Funktionstabelle: 
Eingänge  Ausgang 
c  A  y 
L  X  z 
H  L  L 
H  H  H 
X ~  H- oder L  -Pegel  Z ~  hochohmig 
Hat der Kontrolleingang C einen L-Pegel, so ist der Aus-
gang Y hochohmig. Nur wenn dieser Eingang einen H-
Pegel hat, werden die Daten vom Eingang A zum Aus-
gang übertragen. +SV 
+I
2
V  o--.-------,o~iOk.  . lOk  +ZSVIOk o~, Sk 
fi::  .  J  BC 140  BC 7'--0 
\Speichern  1  G6  1  G7 
l  7~06  7~06 
7'f1'-
& G8 
Jf  lf 
330 
r'" 
7404 
Bild  1.41  Einfaches Programmiergerät (Programmer) für das EPROM 8708  101 102 
Beim  Schreibvorgang  haben  wir an  dem  Kontrollein-
gang  C  der Tri-State-UND-Gatter  einen  H-Pegel  und 
können daher mit den Schaltern D1  bis D8 die Daten 
eingeben. Die  jeweils eingegebenen 1-Signale oder H-
Pegel werden durch die  LEDs  angezeigt. 
Der Datenbus hat ein Tri-State-Verhalten. Dadurch kön-
nen  wir die Dateneingänge mit den Datenausgängen 
direkt verbinden. Die Eingangsdaten liegen am EPROM 
und  am  RAM  gleichzeitig  an.  Das  EPROM  kann  die 
Daten nicht aufnehmen, da der CS/ WE-Eingang einen 
L-Pegel  hat.  Der  CS-Eingang  des RAM  liegt  bei  der 
Dateneingabe auf L  -Pegel, da  der Schalter S3 geschlos-
sen  ist.  Mit  dem Schalter  »speichern«  geben wir  die 
Daten  in  das RAM  ein,  nachdem  die  Dateneingabe 
durch die Schalter. D1  bis D8 abgeschlossen  ist. 
Sind  im RAM  noch Daten vorhanden, so werden diese 
einfach überschrieben und gehen uns verloren. Schal-
ten wir die Betriebsspannung aus, gehen uns ebenfalls 
die Daten verloren. 
Ist der Schalter S3 offen,  können wir keine Daten ein-
schreiben,  sondern nur noch auslesen. Dies ist der Fall, 
wenn wir die gespeicherten Daten beim Programmie-
rungsvorgang  in  das EPROM  übernehmen. 
Bild  1.42 und  1.43 zeigen das Blockschaltbild und das 
Anschlußschema  des  Schreib-Lese-Speichers  2114. 
Dieser Speichertyp hat eine Organisation von 1  024 x 4 
= 4096 Speicherplätzen. Für unseren Programmer von 
Bild  1.41  benötigen wir zwei Bausteine vom Typ 2114. 
Diese  schalten  wir  einfach  parallel,  so  daß  wir  eine 
R3 
A't  ------1 
AS  ------1 
A6 
A7  ------1 
R8  ------1 
I  /0 7 
I  /0 2 
1/03 
1/0 4 
WE 
anordnung 
6/f  Zeilen 
64- Spalten 
Blockschaltbild des 
Bild 1.42  L...,__  ________  __J  RAM-Bausteines 2114 
1024 x 8-Struktur erhalten. 
Über die Adressen A3 bis.A8 wählen wir die Zeilen der 
Speicheranordnung  aus.  Da  wir  6  Eingänge  haben, erhalten wir 64 Zeilen,  denn 26 
=  64.  Diese Eingänge 
sind mit speziellen Gattern gebuffert, wie wir sie bei den 
Decodern haben. 
Über den Adressen AO bis A2 und mit A9 wähl.en wir die 
Bild 1.43 
Anschlußschema 
des Schreib-Lese-
Speichers 2114 
Spalten der Speicheranordnung aus. Mit diesen 4 Ein-
gängen  erhalten wir  16 Spalten,  denn  24 
=  16.  Jede 
Spalte  besteht  aus  4  Unterspalten,  so  daß  wir  beim 
Schreib-Lese-Speicher 2114 auf insgesamt 64 Spalten 
kommen. 
Bei der Schaltung von Bild 1.41 haben wir  für die Daten 
eine Busstruktur, das heißt, wir können die Daten belie-
big hin- und herschieben. Der Baustein 2114 hat daher 
kombinierte Dateneingänge (I  =Input) und Datenaus-
gänge (0  =Output). Diesen 1/0-Betrieb bestimmen wir 
durch die zwei Eingänge es und WE. Wir erhalten fol-
gende Tabelle: 
es  WE  Funktion 
H  X  Baustein gesperrt 
L  L  Schreib-Betrieb 
L  H  Lese-Betrieb 
Die  beiden  UND-Gatter  übernehmen  die  Steuerung 
zwischen  Freigabe,  Lese- und  Schreib-Betrieb.  Bei 
einem  Schreib-Betrieb  liegen  die Daten  über den Tri-
State-Buffern  an  der  Daten-Eingangskontrolle  an. 
Durch  die  gemeinsame  1/0-Schaltung  werden  die 
Daten in die betreffenden Speicherplätze eingeschrie-
ben.  Bei  einem  Lese-Betrieb  sind  die Tri-State-Buffer 
vor  der  Daten-Eingangskontrolle  gesperrt;  aber  die 
anderen Tri-State-Buffer sind nun  betriebsbereit. Über 
diese  werden  nun  die  gespeicherten Daten  zerstö-
rungsfrei  ausgelesen  und  auf  die  gemeinsamen  1/0-
Anschlüsse gegeben. Wir  ersparen uns auf  diese Weise 
zahlreiche Logikbausteine. 
Mit dem Schalter »Adresse« bestimmen wir die einzel-
nen Adressen. Hierzu verwenden wir eine einfache Ent-
prellogik. Istder Schalter offen, hat der Schmitt-Trigger 
einen H-Pegel am Eingang. Drücken wir den Schalter, 
entlädt  sich  der  Kondensator  über  den  Widerstand 
gegen  Masse.  Unterschreitet die Spannung  am  Kon" 
densator einen bestimmten Wert, erkennt der Baustein 
7414 einen L-Pegel an  und am Ausgang entsteht eine 
positive Flanke für den nachgeschalteten Zähler.  103 104 
f  1 1 
~  ~ 
74-191  74- 7  91  74- 791 
T  - ü  T  ü 
8  5 
- F BR 
- -
F BR  c  B  s  c  R  0  c  B  R  s  0  R  [  F BR  D 
1 1 1 1  I  l  1 1  J 
±  l 
~  ~  ! 
1 
~+SV  l 
7k. 
7  .. 
74-06 
Zwischen dem UND-Gatter und dem entprellten Adres-
senschalter  haben  wir  ein  einfaches  Dioden-ODER-
Gatter (1).  Ist der Schalter S2 offen, bleibt der Schalter 
»Adresse« wirkungslos. 
Bild 1.44 zeigt uns die Zusammenschaltung des Adres-
senzählers.  Hierzu  benötigen  wir  3  Zählerbausteine 
vom Typ 7  4191. Diese Bausteine zählen von 0 bis  15 
~ 
Bild  1  .44  Zusammenschaltung des Adressenzählers 
und  setzen  sich dann automatisch auf 0 zurück. Beim 
Rücksetzen  geben  sie  an  den  Übertragsausgang  ü 
einen positiven Taktimpuls ab. 
Das Taktsignal für die Zähler von Bild 1.44 erzeugen wir 
entweder durch  das  entprellte Tastsignal  oder durch 
den Rechteckgenerator. Dies  ist von der Stellung des 
. Schalters  »programmiere«  abhängig.  Mit  jeder  positi-ven Taktflanke wird der Adressenzähler um eine 1 wei-
tergezählt,  wenn  der  Schalter  S2  geschlossen  ist; 
andernfalls durch den Rechteckgenerator. 
Die Eingänge F  (Freigabe) sind direkt mit Masse verbun-
den. Daher können die 3 Zählerbausteine sofort arbei-
ten,  da der Blockierbetrieb  unterbunden  ist.  Mit dem 
Eingang  BA  legen wir die Betriebsart der Zähler fest. 
Durch  die Verbindung mit Masse entsteht ein  L-Pegel 
und  die Zähler arbeiten im Vorwärtsbetrieb. 
Mit  jedem Taktimpuls an T  von Bild 1.41 wird der Zähler-
stand der drei Dekaden um eine Eins erhöht. Auf diese 
Weise erhalten wir einen Zähler von 0 bis 1  023. Die ein-
zelnen Wertigkeiten  der Adressen werden  uns  durch 
LEDs angezeigt. Erreicht der Ausgang 210 
= 1  024 einen 
H-Pegel, werden die drei Dekaden automatisch auf 0 
zurückgesetzt. DerH-Pegel wird durch das NICHT  -Gat-
ter negiert und  liegt an den S-Eingängen an. Bei einem 
L  -Pegel an den Stelleingängen S erscheinen sofort die 
an  den  Informationseingängen A  bis  D angebotenen 
Informationen an den entsprechenden Ausgängen. Da 
diese Eingänge aber direkt mit Masse verbunden sind, 
also einen L-Pegel haben, werden alle  internen Flipflops 
auf 0  zurückgesetzt  und  der Adressenzähler  beginnt 
beim Zählerstand 0. 
Die Übertragsausgänge ü  sind mit den entsprechenden 
Takteingängen verbunden. Der Baustein· 7  4191  ist ein 
synchroner Universalzähler und  daher besonders gut 
als  Adressenzähler geeignet. 
Mit dem  Schalter »löschen«  können wir  ebenfalls die 
Zählerdekaden auf 0 zurücksetzen. 
Der  Ausgang  1 0  vom  Adressenzähler  ist  mit  einem 
Schleifenzähler  verbunden.  Dieser  Schleifenzähler 
zählt die Programmierungsschleifen und arbeitet von 0 
bis  99.  Wir bezeichnen  ihn  deshalb  als  1  OOer-Zähler. 
Der erste Zähler arbeitet von 0 bis 9 und setzt sich dann 
automatisch  auf 0  zurück,  da der Baustein  7490 ein 
BCD-Zähler  ist. Beim Rückstellvorgang erhöht sich der 
Zählerstand  des  nachgeschalteten  1  Ger-Zählers  um 
eine Eins. Nach 99Taktimpulsen oder99Schleifen des 
Programmierungsvorganges  haben  wir  den  Zähler-
stand 99.  Der Ausgang  9 und  90 vom 1  OOer-Zähler ist 
über ein UND-Gatter G5 miteinander verknüpft. Haben 
die Zähler  zusammen  den  Zählerstand  99,  so  ist die 
UND-Bedingung erfüllt und der Schalter S1  erhält einen 
L  -Pegel. Da er  aber  beim Einschreiben von Daten geöff-
net  ist,  bleibt  dieser  Pegel  von  der  Rückstellung  am 
NICHT  -Gatter G1  unberücksichtigt. 
Soll die Schaltung von Bild 1.41  das EPROM program-
mieren, so  ist der Schalter »programmiere« zu stellen. 
Schalter S1  ist geschlossen, S2 und S3 sind offen. Mit 
dem Schalter »löschen« wird der 1  OOer-Zähler zurück-
gesetzt. Dies müssen wir auch bei dem Adressenzähler 
durchführen. 
Ist der 1  OOer-Zähler zurückgesetzt, erhält der Schalter 
S1  einen H-Pegel. Das NICHT  -GATTER G 1  invertiert  die-
sen  und  das  UND-Gatter  erhält  einen  H-Pegel.  Die  105 1ms  ~  1kHz 
~kt~gnal  ~~·  ~~~~·~ 
m-ä· 
~  0,7m~  ~  : · 
7777/J)  ~  M2- G.  ·  .  EPROM-Freigabe  .  . / / 
------ / ////////  .  .  .  .  / / 
1~s  I 
M3-Q 
O,Sms  : 
~ /)//7)//~~  I 
·  Programmierimpuls  • ___________  __.  / 
____  _,_  /// / /////  - -
M4- Q. 
1  06  Bild 1.45  Impulsdiagramm für den Programmer Impulse  des  Rechteckgenerators  können  das  Gatter 
G3  passieren  und  gelangen  über  das  Dioden-ODER-
Gatter auf den Takteingang. Durch das UND-Gatter GB 
erhalten wir eine zusätzliche Synchronisierung des Pro-
grammers.  Ist durch einen Störimpuls einer der Mono-
flops gesetzt, sind die Rechteckimpulse gesperrt. 
Mit einem L-Pegel am Ausgang von Gatter G2 wird Ein-
gang  CS  des  Schreib-Lese-Speichers  auf  L  -Pegel 
gelegt. Der Eingang WE liegt auf H-Pegel, da Schalter S3 
offen  ist. Das RAM  kann seine Daten auf den Bus schal-
ten. Mit dem L  -Pegel am Ausgang von Gatter G2 wer-
den auch die Tri-State-UND-Gatter der Dateneingänge 
blockiert. Damit sind diese acht Schalter in  ihren Funk-
tionen nicht wirksam und die Ausgänge hochohmig. 
Der Rechteckgenerator arbeitet mit  einer Frequenz von 
1 kHz.  Die  Frequenz erreichen wir durch den Gegen-
kopplungswiderstand von 330 Q  in Verbindung mit  dem 
Kondensator von 1 ~LF. Dieser Generator schwingt sehr 
sicher  an.  Die  verschliffenen  Impulse  werden  vom 
nachgeschalteten  Schmitt-Trigger  in  TTL-Rechteck-
impulse umgeformt. 
Der Adressenzähler erhält über die beiden UND-Gatter 
und  dem Dioden-ODER-Gatter seine Taktimpulse. Mit 
jeder positiven Taktflanke  erhöht der Adressenzähler 
seinen  Zählerstand.  Innerhalb von  130 ns  hat sich an 
den Ausgängen die neue Adresse eingestellt, wenn sich 
der Taktimpuls  von  L nach H geändert hat. 
Wesentlich  ist  aber  bei  der  Programmierung  des 
EPROM der zeitliche Verlauf an der Ablaufsteuerung.ln 
Bild  1.45 haben wir das  Impulsdiagramm für den Pro-
grammer von Bild  1.41. 
Der Taktimpuls hat eine Länge von  1 ms ~  1 kHz. Das 
Monoflop M1  verzögert für  1 ~LS den Taktimpuls. ln die-
ser Zeit haben sich die Adressen am EPROM  und am 
RAM sicher eingestellt. Dies ist unbedingt erforderlich, 
da der WE-Eingang  des RAM  bereits  einen  festen  H-
Pegel hat. 
Am Ausgang Q des Monoflops haben wir  für 1 ~ts einen 
L  -Pegel.  Nach  dieser metastabilen  Zeit  entsteht  hier 
eine  positive Triggerflanke  für das Monoflop M2.  Das 
Monoflop M2 erhält am Ausgang Q  einen H-Pegel, der 
das NICHT-Gatter G6 und gleichzeitig das Monoflop M3 
triggert. 
Das Monoflop M3 geht nach der Triggerung durch M2 in 
eine kurze metastabileZeitvon 1 ~LS und triggertc;lanach 
das Monoflop M4. Dieses Monoflop hat eine metasta-
bile Zeit von  0,5 ms. 
Bei dem Impulsdiagramm von Bild  1.45 sehen wir den 
zeitlichen  Ablauf  der  einzelnen  Phasen.  Erhält  das 
NICHT  -Gatter G6  einen H-lmpuls, so hat der Ausgang 
einen L  -Pegel. Diese Bedingung gilt auch für das Mono-
flop M4 und das NICHT  -Gatter G7. 
Der  Baustein  7406  besteht aus  6 NICHT-Gattern mit 
einem  »offenen  Kollektor«.  Die  Ausgangstransistoren 
sind  bis  zu  einer Betriebsspannung von 30 V zugelas-
sen.  Bei einem H-Pegel am  Eingang  sperrt ein NICHT- 107 108 
Gatter den Transistor BC  140 und es kann kein Basis-
strom mehr  fließen. Der Transistor sperrt, an dem Ein-
gang  CS/WE  liegen  +12 V,  und  an  dem  Eingang  .PR 
+25 V.  Der+12 V-Impuls dauert 0,7 ms, der+25 V-Pro-
grammierimpuls 0,5 ms.  Damit haben wir  die  richtigen 
Programmierspezifikationen. 
Kippen die Monoflops aus  ihren metastabilen Phasen 
zurück,  sind  an  den  beiden  NICHT-Gattern  jeweils  L-
Pegel. Der Ausgangstransistor der Gatter wird gesperrt 
und  über  die  10  kQ-Widerstände  fließt  ein  Basis-
strom.  Die Transistoren  leiten  und  an  den  Eingängen 
CS/WE  bzw.  Pr  haben  wir  L  -Pegel.  Das  EPROM  ist 
gesperrt. 
Die  beiden  Transistoren  BC  140 müssen  gut gekühlt 
sein. 
Bei  dem  Transistor  für  den  Programmierungsstrom 
haben wir einen Arbeitswiderstand von 1,5 k Q  bei einer 
Betriebsspannung von +25  V. Es fließt ein Programmie-
rungsstrom von  ca.  1 7 mA. 
2.  Aufbau und Zusammenschaltung 
des Fernsehcomputers 
Der Aufbau und die Zusammenschaltung des Fernseh-
computers  geschieht  in  5  Phasen.  Dazu  sind  noch 
einige  Erklärungen  notwendig, wenn  das Gerät nicht 
ordnungsgemäß arbeitet oder mechanisch beschädigt 
wird. 
Wir haben folgende Unterkapitel: 
2.1  Videosummierer mit Quarzoszillator und Videoaus-
gang 
2.2 Mikroprozessor,  programmierbares  Video-Inter-
face, PAL-Generator und Befehlsspeicher. (Der Be-
fehlsspeicher  befindet  sich  auf  einer  separaten 
Platine.) 
2.3 Tonteil: Erzeugung der  Tonfolgen für den Modulator 
2.4 Modulator:  Erzeugung  der  HF-Spannung  für  die 
Übertragung der Informationen zum  Fernsehgerät 
2.5 Netzteil: Betriebsspannung  für die einzelnen Bau-
gruppen 
Die einzelnen Baugruppen greifen durch ihren Aufbau 
bedingt  immer wieder ineinander. Daher sind die einzel-
nen Phasen der Erklärung etwas schwierig, außer man 
kennt sich in der Farbfernsehtechnik sehr gut aus. Aus 
den einzelnen Phasen ergibt sich danach die Gesamt-
schaltung für den  Fernsehcomputer. 
2.1  Videosummierer 
Der Videosummierer beinhaltet den Quarzoszillator mit 
einer Frequenz von 8,86 MHz. Diese Frequenz wird uns 
durch zwei separate Teiler heruntergeteilt Ein Teiler mit 
dem Verhältnis 1 : 2 erzeugt uns die einzelnen Frequen-
zen für den Farbmodulator und der  andere mit  dem Ver-
hältnis 1 : 2,5  die  Frequenz  für  die Synchronisierung. Aus  den drei Ausgängen C1, C2 und C3 moduliert der 
Videosummierer  aus  der  Programmierung  das  Farb-
signal  für  den  HF-Modulator.  Am  Ausgang  »Video« 
haben  wir  das  komplette  Farbsignal  aber  ohne  Ton-
signal. 
Bild 2.1  zeigt uns die gesamte Schaltung fürden Video-
summierer. Die Frequenz  für unseren Fernsehcompu-
ter erzeugen wir durch einen Quarz mit einer Frequenz 
von  genau  8,867238 MHz mit ±20Hz Toleranz.  Bitte 
achten  Sie  hierbei auf einen sehr guten Quarz.  Keine 
Oberwellen-Quarze verwenden! ln Verbindung mit dem 
NICHT  -Gatter  G1  erhalten  wir  einen  quarzstabilen 
Oszillator. 
Normalerweise  sind  TTL-Bausteine  nicht  für  analoge 
Schaltungen geeignet. Unter die Gruppe der  analogen 
Schaltungen gehören auch die Oszillatoren. Durch den 
Gegenkopplungswiderstand  von  33  kQ  erhalten  wir 
aber eine analoge Arbeitsweise für ein TTL-Gatter. Aus 
den zwei Arbeitspunkten des TTL  -NICHT  -Gatters ergibt 
sich ein Arbeitsptmkt für den Oszillator. Die Schaltung 
von  Bild  2.1  schwingt sicher an und das Frequenzver-
halten  ist sehr stabil. 
Mit den beiden Kondensatoren am Quarzoszillator ver-
bessern  wir  den  Arbeitspunkt des Oszillators, da  die 
Gleichspannungsverhältnisse  auf  konstantem  Poten-
tial gehalten werden. Durch den Drehkondensator kön;. 
+SV  +SV 
~70  11< 
Bild  2.1 
n----;::=t--------,--.  Gesamte Schaltung 
des Videosummierers 
+SV 
C-BLNI<  CBF 
109 110 
nen wir die Frequenz etwas beeinflussen. Parallel zum 
Drehkondensator liegt noch  ein ohmscher Spannungs-
teiler. Mit dem Drehkondensator läßt sich die Frequenz 
des Oszillators beeinflussen und mit dem gleichen Ein-
steiler können wir den Oszillator etwas dämpfen. 
Für den Frequenzabgleich schließen wir an dem Punkt 
»Test a«  einen Frequenzzähler an. Wir müssen an die-
sem PUnkt eine Frequenz von 8,867238 MHz messen. 
Durch  den  Drehkondensator  läßt  sich  die  Frequenz 
etwas verändern. Anschließend wird der Frequenzzäh-
ler gegen einen Breitband-Oszillografen ausgetauscht. 
Mit dem Einsteller müssen wir das Tastverhältnis  des 
Oszillators einstellen. Bei einem Tastverhältnis von 50% 
arbeitet der Quarzoszillator richtig. 
Steht Ihnen kein Frequenzzähler oder Breitband-Oszil-
lograf zur Verfügung, so wird die Abgleicharbeit etwas 
umständlich, da wir dann den Fernsehcomputer nur in 
Verbindung  mit einem  Fernsehgerät abgleichen  kön-
nen. Drehkondensator und Einsteller sind dabei auf Mit-
telstellung  zu  bringen.  Bitte  stellen  Sie  den  Ton  des 
Fernsehgerätes sehr leise, da der Ton  des TV-Compu-
ters noch nicht eingestellt ist. 
Haben wir ein  stabiles Bild, ist die Frequenz richtig ein-
gestellt. Dies gilt  für die Zeilenablenkung und für die Far-
ben. Ist das Fernsehbild unstabil, so verstellen wir lang-
sam den Drehkondensator, bis die Fernsehzeilen  rich-
tig  »eingerastet«  sind.  Kleinere  Taleranzen  kann  der 
Fernsehempfänger  nachregeln.  Den  Einsteller  am 
Oszillator  verstellen  wir  ebenfalls  langsam,  bis  die 
Farbe »anspringt«. Hier haben wir dann ein Tastverhält-
nis  von  50% am Quarzoszillator erreicht. 
Normalerweise  ist  die  Abgleicharbeit  kein  Problem, 
wenn  wir  einen  sehr  guten  Quarz  verwenden.  Der 
Quarz kostet ca.  10.- DM. 
Erhalten wir  einen  Moiree-Effekt  (Bildschlieren)  oder 
eine Übermodulation  (Verzerrung), so  kann dies auch 
am  Potentiometer an  dem  Ausgang  »Video«  liegen. 
Über die beiden NICHT  -Gatter G2 und G3 koppeln wir 
die Oszillatorfrequenz aus. Dadurch wird die Ausgangs-
frequenz  in  stabile TTL:Pegel  umgesetzt und  die Flan-
kensteilheit wesentlich verbessert. 
Bitte messen Sie niemals direkt am Quarz, da die Meß-
leitungen  immer ein  kapazitives Verhalten  haben  und 
damit die Quarzfrequenz negativ beeinflussen. Die Fre-
quenz  vergrößert  oder  verringert . sich.  Nach  dem 
NICHT-Gatter G2  ist der Meßpunktfür den Abgleich. 
Für den Baustein 2621  benötigen wir eine Frequenz von 
3,54 MHz. Diese Frequenz erzeugen wir durch die bei-
den Flipflops FF1  und FF2 in Verbindung mit  den beiden 
anderen  Flipflops  FF3  und  FF4.  Wir  erhalten  einen 
2,5er-Teiler und eine Ausgangsfrequenz von 
8,867238 MHz 
------= 3,546895 MHz 
2,5 Die  gesamte Funktion dieses 2,5er-Teilers  ist  in  ihrem 
Ablauf  sehr  kompliziert.  Hierzu  betrachten  wir  uns 
zuerst die Arbeitsweise des Bausteines 7  4113, der nur 
in  »Low  Power  Schottky«  (Kurzbezeichnung  »LS«) 
geliefert wird. Wir erhalten  folgende Funktionstabelle: 
Eingänge 
Preset  Takt 
L  X 
H  t_ 
H  t_ 
H  t_ 
H  t_ 
H  H 
X  ~  L- oder H-Pegel 
On ~  Speicherzustand 
J 
X 
L 
H 
L 
H 
X 
Ausgänge 
K  Q  Q 
X  H L 
-
L  an  an 
L  H L 
H L  H 
H  kippt 
-
X  an  an 
Das Anschlußschema des Bausteines 7  4113 ist  in  Bild 
2.2 gezeigt. 
Bild 2.2  Anschlußschema 
Mit jeder negativen Taktflanke können wir das Flipflop 
setzen, rücksetzen und kippen (takten) lassen, je nach 
den Pegelzuständen an den Vorbereitungseingängen J 
und K.  Benötigen wir den Preset-Eingang (Setzen-Ein-
gang)  nicht,  so  ist dieser unbedingt mit der positiven 
Betriebsspannung zu verbinden. Bleibt der Preset-Ein-
gang offen, also nicht angeschlossen, so können durch 
die  »Low-Power  Schottky«-Technik  Störimpulse  auf-
gefangen werden,  die das Flipflop unbeabsichtigt set-
zen. 
Das  Impulsdiagramm für den 2,5er-Zähler ist  in Bild 2.3 
gezeigt.  ln  der ersten Zeile haben wir  den Taktimpuls 
des Quarzoszillators mit  8,8 MHz. Diese Frequenz  ist  ca. 
0,113 ~ts  lang.  Die  Frequenz des Quarzoszillators  liegt 
über dem  Exklusiv-ODER-Gatter an  den  beiden  Takt-
eingängen von  Flipflop FF1  und FF2 an. Mit der ersten 
negativen Flanke setzt sich das Flipflop FF1. Wir haben 
damit  den  Zählerstand  1.  Hat  sich  das  Flipflop  FF1 
gesetzt, wird das Flipflop FF2 gesetzt, da  nun  an  den 
beiden Vorbereitungseingängen ein H-Pegel anliegt. 
Über die Rückkopplung ist derK-Eingang des Flipflop 
FF1  mit dem Ausgang Q des Flipflop FF2 verbunden. 
Wir  haben  am  Ausgang  Q  einen  L-Pegel  und  damit 
befindet  sich das Flipflop FF1  im Speicherzustand, denn 
J = K = L. Mit der nächsten negativen Taktflanke setzt 
sich  das  Flipflop  FF2,  das  Flipflop  FF1  behält seinen 
Zustand. Damit erhalten wir den Zählerstand 3.  Durch 
die Rückkopplung wird derK-Eingang des Flipflops nun  111 112 
8,86MHz 
3,54- MHZ 
1._._  ... 0 
F~~  •o  I  ~/~4~---o-1  --f?~ 
~  q  282  J-LS  __  .,J-+--e---- ~  0,2  82  f-1 s -~•J-t  Bild 2.3  Impulsdiagramm für einen 2,5er-Zähler 
mit einem H-Pegel vorbereitet und kann sich zurückset-
zen. 
Die  eigentliche  Steuerung  des  2,5er-Zählers  erfolgt 
durch die beiden Flipflops FF3  und  FF4  in Verbindung 
mit den Gattern GS, G6 und G7. Wenn wir uns hierzu 
noch das  Impulsdiagramm von Bild 2.3 betrachten, wird 
die Arbeitsweise deutlich. Mit einer positiven Taktflanke 
erhalten wir  zuerst den Zählerstand 0, wenn das Flipflop 
FF4 gesetzt ist. Ist das Flipflop FF4 aber zurückgesetzt, 
ändert  sich  der  Zählerstand  nur  bei  einer  negativen 
Taktflanke, wie dies nach den ersten 0,282 !lS der Fall 
ist. Die Steuerung erfolgt durch das Flipflop FF4 in Ver-
bindung mit dem Exklusiv-ODER-Gatter. 
Als Exklusiv-ODER-Gatter verwenden wir den Baustein 
7  4136.  Bild  2.4  zeigt  uns  das  Anschlußschema.  Wir 
erhalten folgende Funktionstabelle: 
Eingänge  Ausgang 
B  A  X 
L  L  L 
L  H  H 
H  L  H 
H  H  L Der Eingang A des Exklusiv-ODER-Gatters ist mit dem 
Ausgang Q  des Flipflops FF4 verbunden. Damit erhal-
ten wir die Umsteuerung für den 2,5er-Zähler, wie Bild 
2.3  zeigt. 
Die  Impulslänge  eines  Intervall  beträgt  in  der dritten 
Zeile von  Bild 2.3 ca. 0,282  f!S,  also  3,54 MHz. 
Das Flipflop FF3 hat vor den Vorbereitungseingängen J 
und K ebenfalls ein Exklusiv-ODER-Gatter G8.  Da der 
eine  der beiden Eingänge mit der Betriebsspannung 
von +5 V  verbunden ist, erhalten wir  in der Funktion ein 
NICHT-Gatter. 
Den  Taktausgang  des  2,5er-Zählers  entnehmen  wir 
vom Ausgang Q des Flipflops FF2. Über einen Wider-
stand kann sich ein Kondensator aufladen und entspre-
chend  entladen. Wir haben ein  lntergrierglied für eine 
sehr kurze Verzögerung. Das Gatter G9  ist  als Buffer  für 
das  lntegrierglied  geschaltet,  da der andere  Eingang 
mit Masse verbunden ist. Es er-gibt sich keine lnvertie-
rung, sondern eine Entkopplung. Der Ausgang CLK  von 
dem Videosummiererist direkt mit dem PAL  -Generator 
2621  verbunden und es ist ein Arbeitswiderstand erfor-
derlich.  Die  4  Exklusiv-ODER-Gatter  vom  Baustein 
7  4136 haben »offene« Kollektoren und es istein »wired-
AND«  möglich. 
Für die Erstellung  der Farbsignale benötigen wir eine 
Frequenz  von  4,43  MHz.  Die  Erzeugung  dieser  Fre-
quenz  können  wir  durch  einen  einfachen  2er-Zähler 
oder  Teiler erreichen, ohne daß wir einen großen Schal-
tungsaufwand  betreiben  müssen.  Die  Frequenz  von 
8,86 MHz  wird ·durch  2  geteilt  und  wir  erhalten  das 
Burst-Signal. 
Bei  der Erklärung des programmierbaren Video-Inter-
face  2636  sind  wir  bereits  auf  den  Farbmodulator 
gestoßen. Mit den  Ausgängen C1, C2 und  C3 können 
wir  durch  den  Befehlsspeicher die einzelnen Farben 
programmieren.  Im  Videosummierer werden  nun  die 
einzelnen binären Pegelzustände des programmierba-
ren  Video-Interface  in  richtige  Farbsignale  nach  dem 
PAL-Verfahren umgewandelt und zusammengesetzt. 
Die  Umwandlung  und  Zusammensetzung  der  Farb-
signale erfordert für das Verständnis etwas Theorie. 
Die  Ausgangssignale des  programmierbaren  Video-
Interface betragen +5  V  für einen H-Pegel oder 1-Signal 
und  0 V für einen  L  -Pegel  oder 0-Signal. Diese Pegel 
ergeben für unseren Videosummierer das Leuchtdich-
tesignaL Da wir aber die P  AL-Norm einhalten müssen, 
benötigen wir ein Widerstandsnetzwerk zur Erzeugung 
des Videosignals oderdes V-Signals. Die Betriebsspan-
nung  von +5 V betrachten wir als  1  00%  und erhalten 
damit  folgende  Spannungsverhältnisse  für  die  drei 
Grundfarben 
Rot  -30% 
Grün- 59% 
Blau  - 11%  113 114 
700 °/o  rot 
C2 o-----,~30 %  ~ 
C3 
100 °/o  grün 
100 °/o  blau 
c 7  o---------, 
Bild 2.5  Spannungsteiler 
für den F  arbmischer: 
Video-
( Y-S(gnal) 
Anschlußschemades Gatters 74136 
Das Bild 2.5 zeigt uns das Widerstandsnetzwerk für die 
Zusammenstellung  des Y  -Signales.  Mischen wir die 3 
Farben, ergibt sich durch eine Addition 
30% + 59% + 11 %  = 1  00% 
die Farbmischung »Weiß«. Haben wir  dagegen  am  V-
Ausgang den Wert von 0%, wird der Bildschirm dunkel, 
denn 0% ergibt Schwarz. 
Beginnen  wir mit  der  technischen  Realisierung  des 
Videosummierers  nach  dem  PAL-Verfahren,  so  erge-
bensich noch weitere Schwierigkeiten. Von den 3 Far-
ben Rot, Grün  und  Blau werden nur 2 Farben  übertra-
gen, nämlich Rot und Blau. Die  Farbe Grün wird unter-
drückt  und  erst  wieder  im  Farbfernsehgerät  neu 
erzeugt. Wir benötigen eine Schaltung zur Erzeugung 
der beiden Farbdifferenzsignale V und U. 
Wenn  wir  uns  nochmals  die  Schaltung  von  Bild  2.1 
betrachten,  sehen wir,  daß  der Ausgang  C3  des  pro-
grammierbaren  Video-Interface  über  das  Exklusiv-
ODER-Gatter  G10  den  Widerst~d  4,7  kQ  direkt 
ansteuert. Gleichzeitig erhalten die C-Eingänge der bei-
den Multiplexer einen AnsteuerungspegeL  _ 
Im Gegensatz hierzu stehen die beiden Ausgänge C1 
und  C2  von  dem  programmierbaren  Video-Interface. 
Der Ausgang  C1  steuert die Eingänge A und  der Aus-
gang  C2  über ein  zusätzliches Exklusiv-ODER-Gatter 
G13 die Eingänge B der Multiplexer an. 
Die beiden Multiplexer von Bild 2.1  sind digitale Addie-
rer oder Summierer für die Erzeugung des Y  -Signales 
für das Rot- und BlausignaL Bild 2.6 zeigt uns die Wir-
kungsweise  in  einer vereinfachten Darstellung. 
Die drei Farben Rot, Grün und Blau  liegen gemeinsam 
an der Y  -Matrix an. Die Y  -Matrix sind in unserem Fall die 
drei Widerstände mit 1,5 kQ, 2,2 kQ  und 4,7 kQ  an dem 
Video-Ausgang  von  Bild  2.1.  Der Ausgang  der Matrix 
erzeugt uns in dem Bild 2.6 das Signal +Y und das Diffe-
renzsignal-Y. Das Signal +Y ergibt den Ausgang Y. Das 
Differenzsignal -Y liegt am oberen und unteren Addie-
rer an.  Da wir digital arbeiten, verwenden wir für einen rot  V=R-Y 
grün 
y 
blau  U  =8-Y 
Bild 2.6  Entstehung der Signale V,  U und Y 
Summierer das Kurzzeichen +im Symbol eines Addie-
rers. Die Ausgänge der  Addierer oder Summierer erzeu-
gen  uns die beiden vektoriellen SignaleU und V: 
U= B -Y 
V= R-Y 
Diese  beiden  Farbdifferenzsignale  werden  automa-
tisch  im Videosummierer erzeugt. Wir brauchen bei der 
Programmierung der Farben diesbezüglich keine Rück-
sicht  zu  nehmen,  sondern  geben  nur  die  entspre-
chende Farbzusammenstellung in den Befehlsspeicher 
ein. 
Betrachtenwir uns zuerst die Arbeitsweise der  beiden 8 
zu 1 Datenselektoren/Multiplexer mit Tri-State-Ausgän-
gen. Die Anschlußbelegung für diesen Baustein 74251 
ist  in  Bild 2. 7 gezeigt. Wir erhalten folgende Funktions-
tabelle: 
Eingänge  Ausgänge 
s  c  B A  y  w 
H  X X  X  z z 
L L L  L  DO  DO 
L L L  H  D1  D1 
L L  H  L  D2  D2 
L L  H  H  D3  D3 
L  H  L  L  D4  D4 
L  H  L  H  D5  D5 
L  H H  L  D6 D6 
L  H H H  D7  D7 
X= L- oder H-Pegel  Z =Ausgang hochohmig 
Bevor wir zur eigentlichen Farbzusammenstellung des 
Videosummierers  kommen, müssen wir uns  noch das 
Flipflop  vom  Typ  7  41 09 betrachten. Bild  2.8  zeigt die 
Anschlußbelegung. Wir erhalten folgende Funktionsta-
belle: 
Bild 2.  7  Baustein 7  4251  Bild 2.8  Baustein 74109 
115 116 
Eingänge 
Preset  Clear 
L  H 
H L 
L L 
H H 
H H 
H H 
H H 
H  H 
X  = L- oder H-Pegel 
On  = Speicherzustand 
T 
X 
X 
X 
s 
s 
s 
s 
L 
J  K 
X X 
X X 
X X 
L L 
H L 
L H 
H H 
X  X 
H*  = Dieser Zustand ist nicht stabil, das heißt, 
Ausgänge 
Q  Q 
H L 
L  H 
H*  H* 
L  H 
taktet 
-
Qn  Qn 
H  L 
-
Qn  Qn 
er bleibt erhalten, wenn Preset oder/und Clear zu 
H-Pegel werden. 
Wir  haben  ein  positiv getriggertes  Flipflop mit einem 
Setz- (Preset) und Rücksetz- (Ciear) Eingang. 
Die obere Flipflop-Reihe für den Farbmiseher besteht 
aus den  zwei Flipflops vom Typ 7  4113 und  7  41 09. Die 
beiden Takteingänge dieser Flipflops liegen direkt über 
dem  NICHT-Gatter  G2  an  der Quarzfrequenz  von 
8,86,MHz an. Die Taktfrequenz wird daher nur um  ca. 
9,5 ns verzögert. 
Die untere Flipflop-Reihe für den Farbmiseher besteht 
ebenfalls aus zwei Flipflops vom Typ 7  4113 und 7  41 09. 
Die  Takteingänge  dieser Flipflops  sind  zusammenge-
faßt,  erhalten  aber  ihre  Taktfrequenz  über  eine  Ver-
zögerungsleitung.  Diese  Verzögerungsleitung  ergibt 
eine Laufzeit von  ca.  20 ns. Die »Low Power Schottky«-
NICHT  -Gatter verzögern  ein  Signal  um  9,5  ns.  Damit 
ergibt sich eine gatterbedingte Verzögerung von 19 ns. 
Achtung! Die Verzögerungszeiten  von Gatter G2 und 
G3 heben sich auf,  so daß  nur das NICHT  -Gatter G  15 
und G  16 das Taktsignal verzögert. Mit den beiden Kon-
densatoren ergibt sich eine Verzögerungszeit von  ca. 
20 ns. Bitte wählen Sie die Kondensatoren nicht kleiner, 
da sonst die Funktion des Farbmodulators ausfällt. 
Ergeben sich beim späteren Abgleich des Fernsehcom-
puters mit der Farbe Schwierigkeiten, so  ist einer der 
beiden  Kondensatoren  auf  68  nF  zu  erweitern.  Die 
Erweiterung der einen  Kapazität soll aber nur  bei Ab-
gleichschwierigkeiten erfolgen. 
Die  beiden  Kondensatoren  der Verzögerungsleitung 
werden über den internen Widerstand des NICHT  -Gat-
ters  7  4LS04  aufgeladen.  Der  Widerstand  hat  einen 
Wert  von ca. 130 Q. Hat  sich ein Kondensator bis auf ca. 
2,4  V  aufgeladen,  so  erkennt  das  nachgeschaltete 
NICHT  -Gatter  einen  H-Pegel  an.  Der  Ausgang  des 
NICHT-Gatters  schaltet  auf  L-Pegel  und  der  betref-
fende Kondensator wird schlagartig entladen. 
Die Laufzeit  in der  Verzögerungsleitung wurde  auf  20 ns 
festgelegt, damit  eine größere Sicherheit  vorhanden  ist. 
Gleichzeitig wird das Flipflop FF7 durch das Flipflop FF6 
verriegelt,  falls  in  dem  Gerät  Störungen  auftreten. 
Damit arbeitet das verzögerte Taktsignal  um  ca.  180° phasenverschoben zum direkten Takt der oberen Flip-
flop-Reihe. 
FFS (Q) 
FF6  ra) 
FF7(Q) 
FF8  ( Q) 
Bild 2.9  Impulsdiagramm für den Spezialzähler 
im Videosummierer 
Betrachten wir uns  kurz  die  Arbeitsweise  der  beiden 
Flipflop-Reihen. Bild 2.9 zeigt uns hierfür  das  lmpulsdia-
gramm.  ln der ersten Zeile  haben wir den Taktimpuls 
des Quarzoszillators mit 8,86 MHz. Der Impuls für den 
H-Pegel ist ca. 56 ns  lang. 
Überdas Gatter G21iegt der Taktimpuls der nichtverzö-
gerten Leitung direkt an  den  beiden Flipflops FF5 und 
FF6 an. Mit der negativen Taktflanke setzt  sich das Flip-
flop FF5 und der Ausgang Q hat einen H-Pegel. Mitdie-
sem H-Pegel wird nun  seinerseits das Flipflop FF6 vor-
bereitet. Bei der positiven Taktflanke setzt sich das Flip-
flop FF6. Das Flipflop FF5 kippt mit  der nächsten negati-
ven Taktflanke zurück und der Ausgang Q hat einen L-
Pegel. Dieser L  -Pegel liegt an den Vorbereitungseingän-
gen von FF6 an und mit einer positiven Taktflanke setzt 
sich FF6 zurück. 
ln  dem Impulsdiagramm von Bild 2.9 sehen wir in der 2. 
und 3. Zeile die Arbeitsweise dieses Spezialzählers. Wir 
erhalten eine Art von Ringzähler. Flipflop FF5 und FF6 
haben  beide  eine  Ausgangsfrequenz  von  4,43  MHz, 
aber der H-Pegel von FF6 eilt dem H-Pegel von FF5 um 
genau 90° nach, wenn der Quarzoszillator ein Tastver-
hältnis  von  50%  hat.  Ist  dieses  Tastverhältnis  nicht 
vorhanden, ergibt sich in der digitalen Phasenverschie-
bung ein Fehler und wir erhalten im Fernsehgerät einen 
Farbfehler. Die Korrektur des  Farbfehlers  können wir 
durch das Potentiometer an  dem Quarzoszillator aus-
gleichen. 
Diese digitale Phasenverschiebung im Fernsehcompu-
ter benötigen  wir  für  die Trägerfrequenz  der  beiden 
Farbdifferenzsignale U und V. 
Der Ausgang Q von Flipflop FF6  ist mit dem Vorberei-
tungseingang J des Flipflop FF7 verbunden, ebenso Q 
mit K.  Ist das Flipflop FF6 gesetzt, wird das Flipflop FF7 
zum Setzen vorbereitet;  ist das Flipflop FF6 zurückge-
setzt, wird das Flipflop FF7  zum Rücksetzen vorbe.rei-
tet.  Wir  erhalten  durch  diese  Schaltungsmaßnahme 
eine Verriegelung zwischen der  ersten und zweiten Flip-
flop-Reihe. Normalerweise könnten wir diese Verriege- 117 118 
lung entfallen  lassen, aber der Fernsehcomputer hätte 
dann diesbezüglich keine automatische Korrekturvor-
richtung  mehr.  Die  Schaltung  für  die  Farbe  arbeitet 
daher sehr betriebssicher. 
Das Taktsignal für die untere Flipflop-Reihe kommt um 
ca.  20 ns verzögert an  die  beiden  Takteingänge  von 
Flipflop FF7 und FFB. Nach ca. 56 ns des direkten Takt-
impulses sind die Vorbereitungseingänge  für  das Flip-
flop vorbereitet. Wir erhalten ein richtiges »timing« für 
unseren Fernsehcomputer. Das Flipflop FF7 kann sich 
setzen, wenn das verzögerte Taktsignal von H nach L 
schaltet. Der Ausgang Q  von  FF7 hat einen H-Pegel und 
FFB  wird  vorbereitet.  Mit  der  verzögerten  positiven 
Taktflanke setzt sich Flipflop FFB. Die Rücksetzung der 
beiden Flipflops erfolgt über die Verriegelung und dann 
durch  eine  negative  (7  4113)  und  eine  nachfolgende 
positive  (141 09)  Taktflanke. Wir  erhalten  die  beiden 
letzten Zeilen  in  dem  Impulsdiagramm von Bild 2.9. 
Bevor wir  uns  weiter mit  der Schaltung  von  Bild  2.1 
beschäftigen,  müssen  wir  uns  zuerst die  Farbzusam-
menstellung und die Farbmischung beim Fernsehgerät 
betrachten. 
Bild 2.1 0 zeigt uns einen Farbkreis mit den 3 Grundfar-
ben Blau, Rot, Grün und mit den Komplementärfarben 
Purpur, Gelb, Blaugrün. Die Grundfarben sind  innerhalb 
eines Kreises angeordnet. 
Der Farbkreis beginnt bei 0° und dreht sich gegen den 
Uhrzeigersinn. Die Farbe bei 0°  entspricht einem Blau in 
Richtung Violett. 
gelb 
Bild 2.1 0  Farbkreis  · 
.. V 
90° 
rot  purpur 
grun 
blau 
blaugrün 
210° 
-V 
Dreht sich  der Zeiger im Farbkreis von 0° in Richtung 
1  00°, erhalten wir die erste Grundfarbe Rot. Nach weite-
ren 150°  ergibt sich die Grundfarbe Grün. Dreht sich der 
Farbkreis um weitere 90°,  erhalten wir die Grundfarbe 
Blau. Nach weiteren 20° ist der Farbkreis abgeschlos-
sen. 
Dieser  Farbkreis  wird  in  der Sekunde  mit  4,43  MHz 
umlaufen, das  heißt wir haben  alle 228ns einen  kom-
pletten Farbkreis! 
Die Grundfarben sind um folgende Winkel gegeneinan-
der verschoben: 
Rot-Blau :  120° 
Rot-Grün:  150° 
Grün-Blau:  90° 
360° 
Dieser Winkel erzeugt uns die digitale Phasenverschie-
bung  im Fernsehcomputer. Zu  den 3 Grundfarben gibt es noch die Komplementär-
farben. Sie  liegen direkt gegenüber den Grundfarben: 
Grundfarbe  Komplementärfarbe  Phasen-
verschie-
bung 
Rot (100°)  Blaugrün  (280°)  180° 
Grün  (250°)  Purpur (70°)  180° 
Blau  (340°)  Gelb  (160°)  180° 
· Die  Werte  in  den  Klammern  beziehen  sich  auf  den 
Anfangswert 0° von dem Farbkreis. 
Durch die Grundfarben und Komplementärfarben  las-
sen sich die einzelnen Farben in unserem Fernsehcom-
puter im wesentlichen bestimmen und programmieren. 
Die Programmierung erfolgt im Befehlsspeicher. Durch 
das programmierbare Video-Interface erhalten wir die 
Umwandlung  in  ein  dreisteiliges Datenwort, das dann 
an den drei Ausgängen C1, C2 und C3 anliegt. Mit die-
Oberer Multiplexer: 
FF8  "  FF7  FF6  FF5 
Nr.  Q Q  Q Q Q  Q Q Q 
0  H L  L  H  L H L  H 
1  L H  L H  L  H H L 
2  L H  H L  H  L H L 
3  H L  H L H  L L  H 
4  H L  L  H L  H L  H 
sem  3-stelligen Datenwort schalten wir die Farbe auf 
den Ausgang Y der beiden Multiplexer. Die beiden Mul-
tiplexerausgänge sind über den 1  ,5 k Q-Widerstand mit 
dem Videoausgang verbunden. 
Die  Koordinaten  in  Bild  2.10  sind  nicht mit x  und  y 
bezeichnet,  sondern mit den  Farbdifferenzsignalen U 
und V:  x =  U,  y = V . 
Wenn  wir uns  nun  das  Impulsdiagramm  von  Bild  2.9 
betrachten, sehen wir die digitale Phasenverschiebung 
der  einzelnen Impulse  für die Farbbestimmung unseres 
Fernsehcomputers. Nach 90° haben wir eine Farbe zwi-
schen Purpur und Rot, nach 180° ein Gelb mit leichtem 
Grünanteil, nach 270° ein Grün mit  leichtem Blauanteil 
und nach 360°= 00 ein dunkles Blau in Richtung Violett. 
Hierzu  sind  die  Ausgänge  der  Flipflops  an  folgenden 
Eingängen der beiden Multiplexer angeschlossen: 
Multiplexereingänge  Phasenverschiebung 
3, 5 und 6  oo .....  goo 
1,  3 und 5  90°  .....  180° 
1,  2 und 4  180°  .....  270° 
2,  4 und 6  270° .. .. .  360°(0°) 
3,  5 und 6  oo .....  goo 
119 120 
Unterer Multiplexer: 
FF8  FF7  FF6  FF5 
Nr.  Q Q  Q Q Q Q  Q  Q 
0  H L L  H L H L H 
1  L H  L H L H  H  L 
2  L H  H L H L  H  L 
3  H  L  H  L  H L L  H 
4  H  L  L H L H L  H 
Bei  beiden  Multiplexern  ist der Eingang  0 mit Masse 
verbunden, das heißt, erhalten die Selektionseingänge 
von  den  Ausgängen  des  programmierbaren  Video-
Interface ein  LLL  -Signalwort, haben wir auf dem Bild-
schirm die Farbe Weiß. 
Der Eingang  7 der Multiplexer ist mit +5 V verbunden 
und  wir  erhalten  einen  dunklen  Bildschirm,  also  die 
Farbe Schwarz, wenn an den Selektionseingängen vom 
programmierbaren  Video-Interface  ein  HHH-Signal-
wort anliegt. 
Die  Farbzusammenstellung erfolgt in  dem Videosum-
mierer relativ einfach. Der Ausgang Q des Flipflops FF5 
ist der Komplementausgang  von Ausgang  Q. Da die-
ses Flipflop nach 90° gesetzt wird, erhalten wir am Aus-
gang  Q  die Grundfarbe Rot. Die Komplementärfarbe 
Multiplexereingänge  Phasenverschiebung 
1, 2 und 3  oo .....  goo 
3, 5 und 6  90°  .....  180° 
4,  5 und 6  180°  .....  270° 
1,  2 und 4  270° ..... 360°(0°) 
1,  2 und 3  oo .....  goo 
ergibt sich am Ausgang Q  des  Flipflops mit Blaugrün. 
Nach 180°wird das Flipflop FF6gesetzt. Der Ausgang Q 
erzeugt uns die Farbe Gelb. Diese Farbe ist das Kom-
plement zu der Grundfarbe Blau. Die Grundfarbe erhal-
ten wir am Ausgang Q des Flipflop. 
Nach 270° setzt sich das Flipflop FF7. Wir erhalten am 
Ausgang Q die Grundfarbe Grün und am Ausgang Q die 
Komplementärfarbe Purpur. 
Nach 360° setzt sich das Flipflop FF8.  Für den oberen 
Multiplexer hat dieses Flipflop aber keine Funktion. 
Die Ausgänge der Flipflops sind mit dem oberen Multi-
plexer verbunden. Daher bekommen wir bei folgender 
Ansteuerung durch das programmierbare Video-Inter-
face die Farben: Video-Interface 
Farben 
C3  C2  C1 
0  0 0  Weiß 
0 0  1  Rot 
0 1  0  Grün 
0 1 1  Blau 
1  0 0  Gelb 
1  0  1  Purpur 
1  1  0  Blaugrün 
1  1 1  Schwarz 
Der obere Multiplexer kann arbeiten, wenn an dem Ein-
gang CBF und an dem Eingang PAL-SW jeweils ein L-
Pegel anliegt. Der untere Multiplexer  istwährend dieser 
Zeit gesperrt, da sich nach dem Exklusiv-ODER-Gatter 
ein  NICHT  -Gatter befindet. 
Hierzu sind einige theoretische Anmerkungen notwen-
dig:  Beim  PAL-Verfahren  wird  zuerst  die  Zeile  a 
geschrieben. Danach erfolgt die Zeile b. Durch den Ein-
gang  PAL-SW  im Videosummierer bestimmt der Aus-
gang OE des P,A:L-Generators, welche Zeile geschrie-
ben werden soll: 
PAL-SW = L: Zeile a 
PAL-SW = H: Zeile b 
Die Umschaltung von der Zeile a zu der Zeile b und wie-
der zurück bezeichnet man als »phase alternating«. Die 
Umschaltung  erfolgt  im  Prinzip  zwischen  der Zeile  a 
(line a) und der Zeile b (line b). Die BezeichnungPAL  ist 
von der Umschaltung zwischen den beiden Zeilen ent-
standen: 
PAL = phase alternating  line. 
p..
-t-U 
b 
-V 
Bild 2.11  Zusammenhang bei der Umschaltung zwischen 
den Fernsehzeilen 
Bild  2.11  zeigt  uns  den  Zusammenhang  bei  der 
Umschaltung  zwischen  den  Zeilen.  Der  Anteil  U des 
Farbartsignals  bleibt  gleich,  aber das  Vorzeichen  für 
den Anteil V ändert sich, das heißt, in derZeile a eilt der 
Anteil V um 90° voraus und in der Zeile b um 90° nach. 
Dies ergibt eine Phasenverschiebung von 180°, die wir 
über  die  Logik  vor  den  beiden  Multiplexern  einfach 
umschalten können. Der PAL-Generator 2621  schaltet 
diesen Vorgang automatisch um. 
Die Farbzusammenstellung für die Zeile b ist ebenfalls 
relativ einfach. Der Ausgang Q von dem Flipflop FF5 ist 
der Komplementausgang vom Ausgang  0. Da dieses 
Flipflop nach 90° gesetzt wird, hat der Ausgang Q  die 
Grundfarbe Rot. Die Komplementärfarbe ist Blaugrün. 
Da  aber  jetzteine Zeilenumschaltung erfolgt ist, müs-
sen wir die Anschlüsse zu dem unteren Multiplexer ent-
sprechend vertauschen.  121 122 
Nach 1800 wird das Flipflop FF6 gesetzt. Der Ausgang Q 
erzeugt die Farbe Gelb. Diese Farbe  ist das  Komple-
ment zur Grundfarbe Blau. Die Grundfarbe erhalten wir 
am Ausgang Q des Flipflop FF6. 
Das Flipflop FF7 setzt sich nach 270°, aber es  ist nicht 
mit dem  unteren Multiplexer verbunden. 
Nach 360° setzt sich das Flipflop FF8 und wir erhalten 
am Ausgang Q  die Grundfarbe Grün und am Ausgang Q 
die Komplementärfarbe Purpur. 
Nach 360° ist der Farbkreis von Bild 2.1 0 geschlossen. 
Die Ausgänge der Flipflops sind mit dem unteren Multi-
plexer verbunden. Daher bekommen wir bei folgender 
Ansteuerung durch das programmierbare Video-Inter-
face die Farben: 
Video-1 nterface 
Farben 
C3  C2  C1 
0 0 0  Weiß 
0 0 1  Rot 
0 1 0  Grün 
0 1  1  Blau 
1 0 0  Gelb 
1 0  1  Purpur 
1 1 0  Blaugrün 
1  1 1  Schwarz 
Vergleichen wir die Funktionstabellen für die Program-
mierung der beiden Multiplexer, sehen wir die gleiche 
Ansteuerung,  womit sich  unsere Programmierung  für 
die Farben wesentlich vereinfacht, da wir keine separa-
ten Halbbilder programmieren müssen. 
Bild 2.12 zeigt die Platine für den Videosummiererund 
Bild 2.13 den Bestückungsplan. Das Foto von Bild 2.14 
zeigt die Bauteileseite (Bestückungsseite) der Platine. 
Stückliste  für den Videosummierer 
1  NANO-Gatter 74LSOO 
2  NICHT-Gatter 74LS04 
1  UND-Gatter 74LS08 
1  Flipflop 74LS109 
3  Flipflop 7  4LS 113 
2  Äquivalenz-Gatter 74LS136 
2  Multiplexer 74LS251 
1  Quarz mit 8,867238 MHz 
1  Trimmkondensator 1,8pF ...... 35pF 
2  Kondensatoren 22 ~tF/16  V 
3  Kondensatoren 47pF 
1  Kondensator 220pF 
2  Einsteller 5 kQ 
1  Widerstand 220 kQ 
2  Widerstände 470 kQ 
1  Widerstand 820 kQ 
12  Widerstände 1 kQ 
1  Widerstand  1  ,5 kQ 
3  Widerstände 2,2 kQ 
1  Widerstand 4,7  kQ 
· 1  Widerstand 33 kQ 123  Bild 2.12 124 
Bild  2.13 
o-o 
II 
0 
0 
0 
0 
0 
0 
0 
0 
0  -
0 
Jr f11I  0 0  ;q  0 
0 0  ~  0 
0 0  ~  0 
0 0 0 
o o--oo  o 
0 0 - 0 
0 
o--o 
o---o 
o---o 
o--o 
0  0 
J;=.· 
0 
::?  0 
'::!  0 
_.,  0 
1'- 0 
0 
- 0 
I 
0  ~  : 
~  0 
;'!:  0 
0 
0 
- 0 
"  '"~ ~+'l++  Bestückungsplan für den Platinenentwurf 
I  :  ~  0  -
0  0 
0 
0 
f  0  -
0 
0 
0 
·~  0 
0 
0 
0 
uo 
1000000001 
0 
0 
0 
0 
I,  Sockel  . I  I  ~  0  t  'r70  0 0 0 0 0 0 0 0 
~  0  o---o----o 
~  0  o--c:l-----0 I k  0 0 
0  0 
0 0 
0 0 
0 0 
0 0 
0 0 
0  - 0 
0 
f~O 
r 
• :  ~  0 
o------ Vtdeo 
"O~  8 
221J 
o-n-o 
+ Bild  2. 14  Foto der Bauteileseite  für den Videosumm  ierer 
2.2  Mikroprozessor, 
programmierbares Video-Interface, 
PAL-Generator und Befehlsspeicher 
für den TV-Computer 
Bild 2.15 zeigt uns die Schaltung für diesen umfangrei-
chen Komplex. Im nachfolgenden Teilkapitel wird diese 
Schaltung einfach als Mikroprozessorplatine bezeich-
net. Die Schaltung von Bild 2.15 ist  das Gehirn unseres 
Mikrocomputersystems. 
Der Eingang »Sense« (Pin 1) des Mikroprozessors 2650 
ist mit  dem  Eingang  »VRST«  des  programmierbaren 
Video-Interface 2636verbunden. Seide Eingänge erhal-
ten  von  dem  Ausgang  »VRST«  des  PAL-Generators 
2621  ihre Signale. Damit besteht zwischen  dem  2650, 
dem 2636  und dem 2621 eine Leitung für die Synchroni-
sation der vertikalen Rückstellung. 
Von Pin  2 bis Pin  14  haben wir den Adressenbus des 
Mikroprozessors  2650.  Die  Adressen  werden  vom 
Mikroprozessor ausgegeben  und  liegen  an  dem  pro-
grammierbaren Video-Interface,  der Befehlsspeicher-
karte, dem TTL-Baustein 7  41 56 und  7  4258 an. 
Der Mikroprozessor 2650 hat insgesamt 15 Adressen-
ausgänge. Die Adressen ADRO bis ADR 12 erhalten wir 
von  Pin  2  bis  Pin  14  und  die  Adressen  ADR13  und 
ADR 14 von Pin 18 und 19. Für unser internes Mikropro-
zessorsyst~m  benötigen  wir  nur  die  Adressen  von 
ADRO bis ADR11, die Adressen ADR13 und ADR14 sind  125 für den Aufbau eines Schachcomputers aber erforder-
lich.  ADR 13  und  ADR 14  steuern  auf  einer  speziellen' 
Befehlsspeicherkarte  einen  Decoder  an,  damit  wir 
zusätzliche  Befehlsspeicherplätze  oder  Adressen 
eines Schreib-Lese-Speichers anwählen  können. Dies 
wird noch behandelt. 
Das  programmierbare  Video-Interface  erhält  seine 
Adressen von ADRO bis ADR 11. Die Adresse ADR 12 ist 
direkt mit der Befehlsspeicherkarte verbunden. 
Der TTL  -Baustein  7  4156  ist ein  zwei  2-Bit-Binärdeco-
der/Demultiplexer mit offenen Kollektoren an den Aus-
gängen.  Bild  2.16  zeigt  die  Innenschaltung  und  das 
Anschlußschema dieses Bausteines. Wir  erhalten  fol-
gende  Funktionstabelle: 
Eingänge  Ausgänge 
Select  Strobe  Daten 
B  A  G  c  YO  Y1  Y2  Y3 
X X  H  X  H H H  H 
L L  L H  L  H H  H 
L H  L H H L  H H 
H L L H H  H  L  H 
H H L  H H H H L 
X X X  L H H H H 
X ,Q"  L- oder H-Pegel 
Daten 
Strobe 
Setect-
e<ngang 
1Y2  5 
Rusgänge 
l
7Y3  'r 
7Y7  6 
7YO  7 
Bild  2.16  Anschlußschema des 74156 
Daten 
Die Steuersignale erhält der TTL  -Baustein  7  4156 von 
dem  Adressenbus  des  Mikrocomputersystems  und 
dem  programmierbaren  Video-Interface.  Für  den 
Adressenbus ergibt sich  folgende Ansteuerung: 
1C:ADR3 
Select B : ADR 1 
2C:ADR4 
Select A:  ADR  7 
Die beiden Strobe-Eingänge des 7  4156 sind miteinan-
der  verbunden und erhalten vom Ausgang CE2 des pro-
grammierbaren Video-Interface  ihr FreigabesignaL Mit 
den Ausgängen des Bausteines 7  4156 steuern wir die 
Bedienungsfelder  für unsere beiden Handadapter an. 
Diese Handadapter behandeln wir noch ausführlich. 
Der TTL  -Baustein 7  4258 ist ein vier 2 zu  1 Datenselek-
tor/Multiplexer  mit  invertierenden  Tri-State-Ausgän- 127 128 
Bild 2.17  Anschlußschema des 7  4258 
Setect 
eingänge 
{
1R  2 
18 
gen. Bild 2.17 zeigt das Anschlußbild. Wir erhalten fol-
gende Funktionstabelle: 
Eingänge  Ausgänge 
Ausgangs-
Select  A  B  1  Y,  2Y, 3Y, 4Y 
kontrolle 
H  X  X X  z 
L  L  L  X  H 
L L  H  X  L 
L H  X  L  H 
L H  X  H  L 
X ~  L- oder H-Pegel 
Z ~  Ausgang hochohmig 
Mit einem  H-Pegel  an  der Ausgangskontrolle  könneri 
wir  die  Ausgänge  hochohmig  schalten  und  erhalten 
damit  einen  gesperrten  Tri-State-Ausgang.  Die  Aus-
gänge 1Y, 2Y, 3Y und 4Y sind direkt mit dem Datenbus 
des Mikroprozessorsystems verbunden.  Da wir einen 
· Bus haben, benötigen wir hierzu ein Tri-State-Verhalten 
an den betreffenden Ausgängen. 
Der Select-Eingang erhält sein Signal von dem Adres-
senbus· des Mikroprozessors. Wir verwenden hierzu die 
Adresse  ADR2.  Die  Ausgangskontrolle  des TTL-Bau-
steines  74258 ist mit dem CMOS-Baustein  4053 ver-
bunden.  Über den Ausgang Oe  erhält der 74258 von 
dem 4053 sein Ansteuersignal vom Adressenbus. Der 
Baustein  74258  kann  nur  dann  arbeiten,  wenn  der 
CMOS-Baustein  von  der Software  unseres  Program-
mes entsprechend adressiert worden ist. Diese Adres-
sierung erscheint momentan etwas schwierig, aber wir 
können dadurch Bauelemente einsparen, wodurch der 
Preis unseres Fernsehcomputers sinkt. 
Die Arbeitsweise der TTL-Bausteine 74156 und  74258 
wird uns verständlich, wenn wir die Innenschaltung der 
Handadapter betrachten. Bild 2.18zeigt die  Innenschal-
tung der  beiden Handadapter  fürunseren Fernsehcom-
puter. 
An  dem  Pin  1  liegt  bei  den  beiden  Adaptern  die 
Betriebsspannung  für  die  internen  Potentiometer an. 
Die Ausgänge der Potentiometer sind über die CMOS-
Analögschalter mit  dem  PORT1  und  PORT2  des  pro-
grammierbaren  Video-Interface  2623  verbunden. 
Damit ergibt sich  folgende Arbeitsweise: 
Benötigt  der Mikroprozessor  oder das  programmier-
bare  Video-Interface  von  den  betreffenden  Potentio-
metern die Drehwinkel zur Berechnung der Koordina-+ ub (ein9e.St.) 
{  Ya  CYR) 
't-053 
Ya  (YR> 
rY2(2Y2) 
74156  7 Y7  (2Y·1> 
7  Y0(2YO> 
'  1R  (18) 
2R(2B> 
74-258  < 
3R(38) 
..  ft.R(4.ß) 
Bild-2.18 
Handadapter 
1 
vertikal 
horizontal 
4- 100k  SOOk 
5 
6 
0 
R  B 
Klammerbezeichnungen  gelten 
für  rechten  Handadapter 
0 
Bild  2.19 
Technische Realisierung eines Steuerknüppels  129 130 
ten oder  zur Ortsbestimmung, so erhält  der CMOS,.Bau-
stein die Selektion von dem FLAG-Ausgang des Mikro-
prozessors  2650 und  von  dem  CE-Eingang  des  pro-
grammierbaren Video-Interface 2636. Es ergibt sich fol-
gendE}  Funktionstabelle für die Abfrage: 
FLAG  CE2  Funktion 
L  L  horizontales Potentiometer und 
Freigabe für den 7  4258 
L  H  vertikales Potentiometer und 
Freigabe für den 7  4258 
H L  horizontales Potentiometer und 
Sperre für den 7  4258 
H  H  vertikales Potentiometer und 
Sperre für den 7  4258 
Diese einzelnen Funktionen müssen wir bei der Erstel-
lung  unseres Programmes berücksichtigen. 
Die beiden Handadapter haben noch zusätzlich zu den 
Potentiometern 12 Tasten für die Eingabe von Informa-
tionen  in  den  Fernsehcomputer. Diese Tasten  sollten 
nach Möglichkeit entprellt sein, damit keine Fehlinfor-
mationen  bei  der Eingabe entstehen  können.  Mit der 
Eingabe  erfolgt  gleichzeitig  .eine  Abfrage  der Tasten 
durch  den  Fernsehcomputer. Deshalb müssen  wir  in 
unser Programm eine separate Tastenabfrageschleife 
programmieren. Nach  jedem Programmumlauf erfolgt 
dann  eine automatische Abfrage. 
Die Abfrage der einzelnen Tasten in den Handadaptern 
erfolgt  nach  dem  Multiplexprinzip  (8).  Der  Baustein 
74156 erhält von dem Adressenbus unseres Mikropro-
zessors seine  Information  in  Form  einer Adresse. Die 
Adresseninformation  wird  durch  den  internen  Multi-
plexer von dem TTL  -Baustein 7  4156 in  insgesamt vier 
Zeilen umgesetzt. Der Ausgang YO des 7  4156 erzeugt 
die Spalte A im Handadapter, der  Ausgang Y 1  die Spalte 
B und der Ausgang Y2 die Spalte C. Dadurch können wir 
unser Programm auf diese drei Spalten festlegen. Der 
Ausgang 1  Y3 von dem Baustein 7  4156 wählt die beiden 
Betriebstasten »Programm« und »Start« an. 
Die  beiden  Betriebstasten  »Programm«  und  »Start« 
werden  durch  ein  Schleifenprogramm  nach  Beendi-
gung einer Programmschleife kontinuierlich angewählt. 
Mit der Taste »Programm« schalten wir  die betreffen-
den Programme ein.  Diese  Programme werden  aber 
hintereinander angewählt. 
Mit der Taste »RESET« oder »Rückstellung« setzen wir 
den Mikroprozessor 2650 auf die Adresse ADRO  und 
beginnen mit dem ersten Programm, das wir zum Bei-
spiel  als  Programm  I bezeichnen.  Ist  die  Programm-
schleife  beenq_et,  erfolgt  eine  automatische  Abfrage 
der Taste »Programm«.  Ist sie nicht gedrückt, vollzieht 
der  Mikroprozessor  die  Programmierung  des  Pro-grammes I,  ist sie aber gedrückt, springt er automatisch 
auf das Programm  II.  Nach einem Programmdurchlauf 
erfolgt eine weitere Abfrage der Taste »Programm«. Ist 
sie  nicht  gedrückt,  bleibt  das  Programm  II,  ist  sie 
gedrückt, wird das Programm  111  bearbeitet. 
Das Programm wird  aber erst dann  richtig aufgenom-
men, wenn wir die Taste »Start« gedrückt haben. 
Für  die  vertikalen  und  horizo.ntalen  Bewegungen  der 
Objekte benötigen wir jeweils zwei Potentiometer mit 
Werten  von  je  500  kQ.  Die  Anordnung  der Potentio-
meter bringt aber Schwierigkeiten mit sich,  da sie als 
Steuerknüppel  geschaltet  werden  sollen.  Günstig 
hierzu sind  die Steuerknüppel von  Fernsteuerungsan-
lagen, wie wir sie vom Modellbau her kennen.  Leider 
haben diese meistens Werte von ca. 20 k Q und kosten 
außerdem um  die  DM  30.- pro Stück. 
Als  Vorschlag  für  die  technische  Realisierung  eines 
Steuerknüppels dient die Zeichnung von Bild 2.19. Auf 
einem Befestigungswinkel befindet sich das Potentio-
meter für die horizontalen Bewegungen. Bewegen wir 
den Steuerknüppel von  oben  nach  unten oder umge-
kehrt, so verändert sich der Drehwinkel des Potentio-
meters entsprechend. Über einen weiteren Winkel  ist 
die Achse des vertikalen Potentiometers mit der Achse 
des horizontalen Potentiometers verbunden. Unter der 
Befestigungsmutter des  horizontalen  Potentiometers 
ist  der  eigentliche Steuerknüppel befestigt. Bewegen 
wir den Knüppel von rechts nach links oder umgekehrt, 
so ändert sich der Drehwinkel des vertikalen Potentio-
meters entsprechend. 
Der Steuerknüppel  kann  auch einen  Schalter  für  die 
Auslösefunktion  aufnehmen,  falls  das  lV-Computer-
spie!  für Kriegsspiele verwendet wird. Hierzu schalten 
wir  einfach  zu  dem  Schalter  vom  Handadapter  der 
Zeile 1/Spalte Beinen einfachen Schalter oder Drücker 
parallel.  Die  Abfrage  dieses  Schalters  erfolgt  dann 
parallel  zum  Drücker  auf  dem  Handadapter  von 
Zeile  1/Spalte  B.  Hier  sind  unserer  Phantasie  kei~e 
Grenzen gesetzt. 
Die mechanische Stabilität unserer Konstruktion  von 
Bild  2.19  kann  noch wesentlich erhöht werden, wenn 
wir  den  Steuerknüppel  in  einem  quadratischen  Aus-
schnitt unterbringen. Damit erreichen wir eine Begren-
zung  der mechanischen Belastbarkeit gegenüber der 
vertikalen  und  horizontalen  Bewegungsenergie,  falls 
wir ein  zu  üppiges Spiel  durchführen. 
Der Vorteil  der mechanischen  Konstruktion  von  Bild 
2.19 ist die gleichzeitige Ablenkung in die vertikale und 
horizontale Richtung.  Dies  ist besonders wichtig  und 
interessant,  falls  wir Flugzeuge als Symbol  program-
miert haben. 
Begrenzen wir  durch denquadratischen Ausschnitt den 
Drehwinkel der 500 kQ-Potentiometer zu  stark, wech-
seln wir diese gegen 750 kQ- oder 1 MQ-Werte aus.  ln 
der Ruhestellung des Steuerknüppels müssen wir. die 
Potentiometer auf Drehwinkelhalbe  einstellen.  Durch  131 132 
das 1  kQ-Potentiometer  läßt sich die Betriebsspannung 
für die Potentiometer einstellen  und mit den 100 kQ-
Potentiometern  führen wir die Justierung durch. 
Die Abfrage dervier Potentiometer erfolgt über CMOS-
Baustein 4053. Die beiden Potentiometer des rechten 
Handadapters  liegen an den Eingängen XA  und Y  A•  die 
Potentiometer des linken Handadapters an X8 
und Y  8 . 
D.urch  den  Mikroprozessorausgang  »FLAG«  (offener 
Kollektorausgang,  daher  ist  ein  Arbeitswiderstand 
erforderlich)  und  durch  den  Ausgang  CE2  des  pro-
grammierbaren  Video-Interface  erhalten  wir  die 
Ansteuerung. 
Die vertikalen Potentiometer werden zusammengefaßt 
und auf den PORT2 geschaltet, die horizontalen Poten-
tiometer  sind  entsprechend  auf  PORT1  geschaltet. 
Damit  kann  das  programmierbare Video-Interface die 
Drehwinkel  abfragen.  Jeder Drehwinkel  erzeugt  eine 
andere Spannung, die als analoger Wert anliegt. Durch 
die beiden  internen Analog-Digital-Wandler erhält das 
Video-Interface  die  Drehwinkel,  die  dann  als  digitale 
Information  und  kann  sie entweder selbst verarbeiten 
oder über den Datenbus an den Mikroprozessor 2650 
weitergeben.  Dies  ist vom  jeweiligen Anwendungsfall 
abhängig. 
Statt der Potentiometer können auch spezielle Mikro-
fone verwendet werden. Damit können wir Lautstärken 
in Spannungen umwandeln, die dann vom Analog-Digi-
tal-Wandler in digitale Informationen für unseren Fern., 
sehcomputer  umgewandelt  werden.  Auch  hier  sind 
unserer Phantasie keine Grenzen gesetzt. 
Pin 15 des Mikroprozessors ist der ADREN-Eingang von 
Bild 2.15. Dieser Eingang ist mit der Masse der Versor-
gungsspannung verbunden. Damit erhält der Mikropro-
zessor  seine  Adressenbus-Freigabe.  Die  Adressen 
ADRO bis ADR 12 sind entsprechend durchgeschalten. 
Würde dieser Steuereingang nicht mit Masse verbun-
den sein, hätten die Adressenausgänge des Mikropro-
zessors einen hochohmigen Zustand. Durch die Masse-
verbindung ersparen wir uns  eine  zusätzliche Leitung 
im Steuerbussystem  und mehrere Befehle  in  unserer 
Programmierung. 
Pin  16 ist der RESET-Eingang  für den Mikroprozessor 
2650. Dieser Eingang ist über einen einfachen Schalter 
oder Drücker mit der Betriebsspannung von +5 V ver-
bunden, wenn der Schalter betätigt wird. Drücken wir 
den Schalter, setzt sich der Mikroprozessor sofort auf 
die Adresse 0000 zurück  und  bleibt dort. Damit wird 
jedes  Programm  sofort  unterbrochen.  Im Arbeitszu~ 
stand  ist  der  RESET-Eingang  durch  einen  4,7  kQ-
Widerstand  mit  Masse  verbunden.  Der  Spannungs-
abfall an dem Widerstand reicht aus, damit der RESET-
Eingang  einen  L  -Pegel  erkennen  kann.  Ist eine Rück-
stellung aber nicht möglich, so  ist der Wert des Wider-
standes auf 2,2 kQ  zu verringern. 
Pin 17 ist der  INTREQ-Eingang für den Mikroprozessor. 
Diesen Eingang  benutzen wir, damit der Mikroprozes-sor  von seinen externen Einheiten den Befehl für eine 
Programmunterbrechungsfolge  erhalten  kann.  Der 
INTREQ-Eingang  ist direkt mit dem  INTREQ-Ausgang 
des  programmierbaren  Video-Interface  2636 verbun-
den. Damit ist das programmierbare Video-Interface in 
der Lage, das Programm des Mikroprozessors je nach 
Bedarf zu  ändern. Der Baustein 2636 hat eine  interne 
Hintergrund-Kontrolle  für den Bildschirm, die wiederum 
die  Unterbrechungs- und  Statuskontrolle  -ansteuert. 
Werden  von  dem  Interface-Baustein neue Daten oder 
Befehle benötigt, damit das Bild auf dem Fernsehemp-
fänger bestehen bleiben kann, so gibt der 2636 einen 
kurzen  Impuls  auf seinen  INTREQ-Ausgang  und  der 
Mikroprozessor  verläßt  sein  ~auptprogramm  und 
springt in ein Unterprogramm, da eine Programmunter-
brechungsfolge vorliegt. Ist diese Folge vom Mikropro-
zessor  beendet worden,  erhält das  programmierbare 
Video-Interface ein  entsprechendes Signal. 
Pin  18 und Pin  19 sind die werthöchsten Adressen bei 
unserem  Mikroprozessor.  Sie  werden  nur  für  das 
Schachspiel  benötigt.  Die  beiden  Anschlüsse  sind 
unmittelbar mit der Befehlskarte verbunden. Bei einfa-
chen  Spielen  ist  dies  aber  nicht  erforderlich.  Die 
Adresse ADR 13 ist ein mehrfach ausgenutztes Signal. 
Während eines M/10-Betriebes, wenn  sich der Mikro-
prozessor in der M-Phase befindet, haben wir direkt die 
Adresse ADR 13. Der Ausgang unterscheidet aber  auch 
zwischen einem Extended- oder einem Non-Extended 
bei  einer 1/0-lnstruktion, während der M/iO  in der 1/0-
Phase  ist. Dies gilt auch für die Adresse ADR 14 oder  für 
die Daten/Kontrolle. Während der M-Phase des M/10-
Anschlusses  bedeutet  sie  direkt die Adresse  ADR  14 
und  in  der 1/0-lnstruktion unterscheidet sie zwischen 
Daten- und Kontroll-Befehlen. 
Der Pin 20 ist der M/10-Ausgang unseres Mikroprozes-
sors. Er meldet den externen Bausteinen, ob eine Spei-
cher- oder 1/0 Funktion vorliegt. Dieser Eingang  ist nur 
bei sehr komplizierten Programmen, wie zum Beispiel 
beim  Schachcomputerprogramm  erforderlich.  ln  der 
Schaltung von Bild 2.15  ist  er deshalb nicht angeschlos-
sen. 
Pin  21  ist  der  Masseanschluß  des  Mikroprozessors 
2650. 
Pin  22  ist  der  WRP-Anschluß  des  Mikroprozessors 
2650. Es handelt sich  um  einen Steuerausgang für die 
Abtastung des Tonteiles und des Befehlsspeichers. Bei 
einfachen Spielprogrammen wird dieser Ausgang nur 
für den Tonteil des TV-Computers benötigt. Bei schwie-
rigen Programmierungen verwenden wir den Ausgang 
zur Abtastung des Befehlsspeichers. 
Pin 23  ist  der R/W-Anschluß des Mikroprozessors 2650. 
Über diesen Ausgang erhalten die anderen Bausteine  in 
unserem  Mikrocomputersystem  ein  Signal  während 
einer  Lese/Schreibphase.  Damit  erkennen  die  Bau-
steine,  ob  der  bidirektional  arbeitende Datenbus  auf 
Eingabe (I~  Input) oder Ausgabe (0 ~Output)  geschal- 133 134 
tet  ist.  Das  programmierbare  Video-Interface,  die 
Befehlsspeicherkarte  und  der  CMOS-Baustein  4053 
erhalten die entsprechenden Informationen. 
Pin  24 ist der OPREQ-Ausgang  des Mikroprozessors. 
Mit einem  Anforderungssignal  zeigt der Mikroprozes-
sor seinen externen Einheiten an, daß die Informationen 
auf den anderen Anschlüssen gültig sind. Dies gilt für 
den Adressen- und den Datenbus. Die Befehlsspeieher-
karte und das programmierbare Video-Interface erhal-
ten über den Steuerbus diese Informationen. 
Pin 25 ist  direkt mit Masse verbunden. Damit erhält der 
Eingang DBUSEN einen L  -Pegel für die Datenbus-Frei-
gabe und dieTri-State-Buffer sind nicht mehr blockiert, 
das  heißt  hochohmig.  Die  Daten  bzw.  Informationen 
können direkt übertragen werden. 
Zwischen  Pin  26 bis  Pin  33 haben wir den Datenbus 
unseres TV-Computersystems. Der Datenbus arbeitet 
bidirektional,  das  heißt,  die  Daten  können  innerhalb 
unseres  Datenbussystems  beliebig  hin- und  her-
geschoben werden. Der Mikroprozessor 2650 ist ein 8-
Bit-Typ  und daher haben wir  acht parallele Busleitun-
gen  für  die  Daten.  Das  Datenbussystem  ist  mit  der 
Befehlsspeicherkarte,  dem  programmierbaren Video-
Interface,  dem  Tonteil  und  dem  TTL-Baustein  74258 
verbunden. Damit können wir durch unser Programm in 
der  Befehlsspeicherkarte  den  Datenfluß  festlegen, 
wobei  der Datenfluß  nicht  nur  Daten,  sondern  auch 
Befehle, neu berechnete Adressen und gegebenenfalls 
auch Steuerinformationen überträgt. Dadurch wird das 
Programm  unseres  TV-Computers  in  seinem  Aufbau 
der Hard- und Software komplett. 
Pin  34  ist der  INTACK-Ausgang  des Mikroprozessors. 
Durch  diesen  Ausgang  kann  der Mikroprozessor das 
programmierbare  Video-Interface  informieren,  daß 
eine.  Programmunterbrechungsfolge  abgelaufen  ist. 
Der Mikroprozessor gibt  sofort  auf  seinen Datenbus die 
neuen  Informationen,  die  dann  vom  Video-Interface 
aufgenommen  werden,  da  die  Unterbrechungs- und 
Statuskontrolle  diesen  Rückbefehl  erhalten  hat.  Man 
bezeichnet dieses Verfahren zwischen dem program-
mierbaren Video-Interface und dem Mikroprozessor als 
Quittierungsbetrieb für Unterbrechungsprogramme. 
Pin 35 des Mikroprozessors wird in unserem Mikropro-
zessorsystem nicht verwendet, da durch keine exter-
nen Einheiten der Mikroprozessor 2650 in  einen Arbei-
ten/Warten-Zustand gesetzt werden kann. 
Pin36istein  spezieller Steuereingang des Mikroprozes-
sors.  Das  programmierbare  Video-Interface  gibt  auf 
den  OPACK-Eingang  ein  Signal,  wenn  es  seine Spei-
cher- oder 110-Signalphasen beendet hat. Diese Signal-
phasen können wir auch als Zyklen oder Arbeitszyklen 
bezeichnen.  Dadurch  kann  der Mikroprozessor  nach 
Beendigung  eines Unterbrechungszyklus  sein  eigent-
liches Hauptprogramm wieder aufnehmen. 
Pin 37 ist der Pause-Eingang unseres Mikroprozessors 
2650. Dieser Eingang liegt über einen externen Arbeits-oder  »pull-up«-Widerstand  an  der  Betriebsspannung 
und  hat dadurch einen H-Pegel. Wir können  dadurch 
keinen direkten Speicherzugriff  realisieren, wie es aber 
beim RAM-Bildwiederholungssystem unbedingt erfor-
derlich ist. Da aber der Eingang auf H-Pegelliegt, erge-
ben  sich  für  unsere Programmierung  des  EPROM auf 
der Befehlsspeicherkarte keine großen Probleme, das 
heißt, unser Programm vereinfacht sich wesentlich. Für 
Super-Spiele  in  einem  RAM-Bildwiederholungsspiel 
können wir diesen Eingang verwenden, aber das Fern-
sehbild  bleibt  dann  für  kurze Zeit stehen,  weil  keine 
Steuersignale bei  einem direkten Speicherzugriff vor-
handen sind. 
Pin 38  ist der Takteingang für den Mikroprozessor. Der 
PAL-Generator 2621  erzeugt für den 2650 an  seinem 
Ausgang CK4  eine Frequenz von 886kHz. Dieses Signal 
wird aus dem 3,546-MHz-Signal des Videosummierers 
erzeugt.  Die  Frequenz  von  3,546 MHz  wird  durch  4 
geteilt  und  es  ergibt  sich  so  die  Taktfrequenz  von 
0,886 MHz. Damitwird dieQuarzfrequenzvon8,86MHz 
zuerst im Verhältnis 1 : 2,5 und dann im Verhältnis 1 : 4 
heruntergeteilt Die 0,886 MHz entsprechen daher 1/10 
der Quarzfrequenz.  Durch  die einzelnen Teiler  ergibt 
sich  ein  Tastverhältnis  von  50%  und  somit eine sehr 
sichere Arbeitsweise unseres Mikroprozessorsystems. 
Pin 39 ist der Anschluß der Betriebsspanung. 
Pin 40  ist der FLAG-Ausgang für unseren Mikroprozes-
sor 2650. Dieser Ausgang  ist ein  von den anderen 1/0-
Signalen unabhängiger Ausgang, der damit  einen direk-
ten  Ausgang  darstellt. Der FLAG-Ausgang  ist mit dem 
CMOS-Baustein 4053 verbunden und dient zur Steue-
rung  der  Handadapter,  das  heißt,  entweder  für  die 
Steuerung  der  betreffenden  Potentiometer  oder  der 
Tastenfelder. 
Nach dem Mikroprozessor 2650 soll nun die Funktions-
weise des programmierbaren Video-Interface 2636von 
der Schaltung in Bild 2.15 in unserem Mikroprozessor-
system beschrieben werden. 
Pin 1 von dem Baustein 2636istder PCK-Eingang. Hier 
erfolgt die Synchronisation  durch  die Zeilenfrequenz 
mit 3,5 MHzoder mit einer Impulslänge von 282 ns von 
dem PAL  -Generator 2621. Wir erhalten 227 Synchroni-
sierungsimpulse  für jede Zeile. Damit ergibt sich  eine 
Zeilenimpulslänge von 64  f.LS.  Der PCK-Eingang steuert 
den  internen Zeitgeber  und  die Kontrollogik an. 
Pin  2 hat keine Funktion. 
Pin 3 bis Pin 15 sind die Anschlußbeine für den Adres-
senbus,  außer  Pin  t2.  Pin  12  ist der Anschluß  für die 
Betriebsspannung von Ub  = +5 V. Die Anschlüsse für 
die Adressen sind entsprechend der einzelnen Wertig-
keiten mit dem Bussystem zu verbinden. 
Pin 16  von dem programmierbaren Video-Interface hat 
eine besondere Funktion. Dieser CE1-Ausgang steuert 
die  Befehlsspeicherkarte  unseres  Mikroprozessor- 135 136 
systems an. Arbeitet das Video-Interface auf den Adres-
sen von 000 bis DFF, so hat der CE1-Ausgang einen H-
Pegel und die EPROMs, RAMs und Charaktergenerato-
ren  können arbeiten. Die  nächste Adresse  von DFF  ist 
EOO. Ab dieser Adresse EOO gibt das programmierbare 
Video.:lnterface einen L  -Pegel auf die Befehlsspeieher-
karte ab und blockiert sie damit. Bitte beachten Sie im 
Kapitel  1.2  die  SpeicherbelegunQ  für  unser  System, 
damit  sie  später  bei der Aufstellung  eines  Spielpro-
grammes  keine  Schwierigkeiten  erhalten.  Durch  die 
Adresse von  000 bi~ DFF  stehen  uns  3584 Speicher-
adressen mit je  8 Bit  zur  Verfügung. Mit drei EPROM 
vom Typ 2708 lassen sich durch Vorschalten eines ein-
fachen  TTL-Decoders  3072 Adressen  erreichen.  Die 
restlichen  512 Speicherplätze  können wir  durch  den 
EPROM-Baustein  2702  abspeichern,  der ähnlich  auf-
gebaut ist wie der 2708. Mit vier EPROM  läßt sich  der 
gesamte Befehlsspeicher realisieren. 
Pin  17 ist der OPACK-Ausgang des programmierbaren 
Video-Interface,  der  direkt mit  dem  OPACK-Eingang 
des  Mikroprozessors  verbunden  ist. Damit  zeigt das 
Video-Interface  dem  Mikroprozessor  an,  daß  ein 
Arbeitsprozeß beendet ist. Der Arbeitsprozeß kann ein 
Schreib-, Lese- oder Steuerbefehl sein. Der Mikropro-
zessor  nimmt  diesen  Befehl  oder  Quittierungssignal 
auf, weiß nun, daß eine Speicher- oder 1/0-Phase abge-
schlossen ist und kann daraufhin sein entsprechendes 
Hauptprogramm wieder aufnehmen. Diese Verbindung 
ist besonders wichtig, denn das Video-Interface kann 
ohne Hilfe des Mikroprozessors zahlreiche Funktionen 
selbständig  durchführen.  Wir  erhalten  damit  einen 
hohen  Durchsatz  (Rechen- und  Befehlsgeschwindig-
keit) unseres Systems. 
Pin 18  ist ein Steuereingang für das Video-Interface. Hat 
dieser OPREQ-Eingang einen H-Pegel, sind alle Signale 
vom Mikroprozessor 2650 gültig. Wie Bild 2.15 zeigt, i~t 
der OPREQ-Eingang  direkt mit  dem OPREQ-Ausgang 
des Mikroprozessors 2650 verbunden. Dieser Vorgang 
mit dem  OPREQ-Signal  ist besonders  wichtig  für  die 
sichere  Arbeitsweise  innerhalb  unseres  Systems,  da 
das Video-Interface nur dann Daten und Adressen auf-
nimmt, wenn diese stabil an  den  Bussystemen anste-
hen.  Es  kommt daher  zu  keinen  Übertragungsfehlern 
und unser Fernsehbild  ist stabil. 
Pin  19  ist der  CE2-Ausgang  des  programmierbaren 
Video-Interface. Wenn  wir  uns  die Schaltung von Bild 
2.15  betrachten,  sehen  wir  die Verbindung  zwischen 
dem  CE2-Ausgang  und  dem  C-Eingang  des  CMOS-
Bausteines 4053. Auf  dieser Verbindung liegen noch die 
beiden  Strebe-Eingänge  des  TTL-Bausteines  74156. 
Dieser CE2-Ausgang hat einen L  -Pegel, wenn  sich  der 
Adressenbus  des  Mikroprozessorsystems  in  dem 
Bereich zwischen E80 und EFF bewegt. Diesen Bereich 
müssen wir ebenfalls  in  der Programmierung  unseres 
Programmes auf der Befehlsspeicherkarte berücksich-
tigen. Pin  20  und  Pin  21  vom  Video-Interface  sind  die  Ein-
gänge zu den beiden  internen Analog-Digital-Wandlern. 
Mit der Adresse FCC  adressieren wir den PORT1  und 
mit der Adresse FCD den PORT2. BeideAnalog-Digitai-
Wandler  arbeiten  mit  einer  Umsetzfrequenz  von 
3,54 MHz. Da die beiden Wandler nach dem Nachlauf-
prinzip arbeiten, erhalten wir sofort nach der Adressie-
rung ein asteiliges Datenwort auf dem Datenbus. Wäre 
dies nicht der Fall, müßten wir erst durch einen separa-
ten Befehl einen der beiden Wandler starten und nach 
ca.  1,5  !.tS  stünde  uns  ein  Datenwort zur  Verfügung. 
Diese  1,5 ~ts  ließen sich nur mit einem sehr schnellen 
Wandlersystem  lösen, aber diese sind  auch  entspre-
chend  teuer.  Durch den  nachlautgesteuerten Analog-
Digital-Wandler ergeben  sich  keine großen Probleme 
und damit wird unsere Programmierungsarbeit bei der 
Erstellung des Programmes auf ein Minimum reduziert. 
Pin 22 ist der Sound-Ausgang des Video-Interface. Die-
ser Ausgang  ist mit dem Tonteil unseres Systems ver-
bunden und  erzeugt eine serielle Bitfolge in Rechteck-
form.  Hierzu  verwenden wir  die Adresse FC7  bei  der 
Programmierung der Tonfolgen. 
Pin  23 bis  Pin  30 sind die Dateneingänge des program-
mierbaren Video-Interface. Die Dateneingänge sind mit 
dem Datenbus unseres Systems entsprechend parallel 
verbunden. Wir haben einen a~Bit-Datenbus. 
Pin  31  ist der INTACK-Eingang. Betrachten wir uns die 
Schaltung von Bild 2.15,  so sehen wir die Verbindung 
mit dem INTACK-Ausgang des Mikroprozessors 2650. 
Über dieses Rücksignal meldet der Baustein 2650. dem 
Video-Interface,  daß  eine  Programmunterbrechungs-
folge angelaufen ist.  ln  der Fachsprache sprechen wir 
von einem »lnterrupt request«. 
Pin 32  ist der OBJ/SCR-Ausgang  für  den Videosummie.-
rer. Wir verwenden  in der Schaltung von Bild 2.15 die 
Kurzbezeichnung  0/S.  Dieser  Ausgang  hat einen  L-
Pegel, wenn das programmierbare Video-Interface die 
Daten der Objekte oder den Wert  der  Anzeigen ausgibt. 
Die Objekte können dadurch bewegt werden. Den Wert 
der Anzeigen müssen wir  in  dem  betreffenden Anzei-
genfeld  festlegen. Wir können diesen Ausgang auch  für 
die vierte Farbe verwenden, aber dadurchwird die Pro-
grammierung  wieder  etwas  komplizierter.  Außerdem 
müssen  wir  die  Steuerung  des  Videosummierers 
ändern. Wir verwenden den Ausgang für Steuerzwecke 
und steuern die Äquivalenz-Gatter der C-Ausgänge von 
der Schaltung  in Bild 2.1  an. 
Pin 33 bis Pin 35 erzeugen uns die Farben im Videosum-
mierer.  Die  Farbmischung  besorgt  automatisch  der 
Videosummierer, wie wir bereits im Kapitel2.1 gesehen 
haben. 
Pin  36 ist ein  weiterer Steuereingang  für das Video-
Interface. Dieser HRST-Eingang erhält von dem HRST-
Ausgang  des PAL-Generators 2621  seine Impulse für 
die horizontale Synchronisation. Wir haben einen hori-
zontalen Rückstellimpuls auf. dieser Verbindung, wenn  137 138 
die Fernsehzeile beginnt. Nach  226 PCK-Impulsen  für 
die Zeilenauflösung kommt dieser HRST-Impuls für die 
nächste Zeile. 
Pin 37  ist  der VRST  -Eingang für den Baustein 2636. Die-
ser Eingang  ist mit dem SENSE-Eingang des Mikropro-
zessors und mit dem VRST-Ausgang des PAL-Genera-
tors  verbunden.  Damit  erhalten  die  beiden  Eingänge 
von der 1. bis zur 44. Fernsehzeile einen H-Pegel. Durch 
den Mikroprozessor oder das programmierbareVideo-
lnterface können wir damit einen Fernsehzeilenbetrag 
von  oben automatisch bestimmen oder berechnen las-
sen. Wichtig  ist noch  die  Tatsache, daß  der  vertikale 
Zähler  mit  der  positiven  VRST-Fianke  zurückgesetzt, 
also gelöscht wird. Dies geht wieder automatisch durch 
den  internen Zeitgeber und die Kontrollogik. 
Pin  38  ist  der R/W-Eingang  des  programmierbaren 
Video-Interface.  Der Mikroprozessor bestimmt damit, 
ob nach einer abgeschlossenen Adressierung Daten in 
das Interface eingeschrieben oder ausgelesen werden 
sollen. Bei einem L-Pegel haben wir den Lesevorgang 
und bei einem H-Pegel den Schreibvorgang. Dies hängt 
aber von der Art der Befehle in unserem Befehlsspei" 
eher ab. Der Mikroprozessor bestimmt durch seine  in-
terne Logik,  ob es  sich  um einen Lese- oder Schreib-
befehl handelt. 
-:-::-==-==-=--
Pin 39  ist der  INTREQ-Ausgang desVideo-lnterface. Bei 
der Schaltung von Bild 2.15  ist dieser Ausgang mit dem 
INTREQ-Eingang  des  Mikroprozessors  verbunden. 
Damit erhält der Mikroprozessor von dem Video-Inter-
faceeinen Befehl oder eine Aufforderung für eine Pro-
grammunterbrechungsfolge.  Im  Arbeitszustand,  also 
im Haup~programm  hat der INTREQ-Ausgang einen H-
Pegel. Schaltet der Ausgang  aber auf L-Pegel,  erfolgt 
eine Einleitung der Programmunterbrechungsfolge, die 
meistens  mit  einem  Sprung  in  das  Unterprogramm 
(Subroutine) verbunden  ist. 
Pin  40  ist der Masseanschluß des  programmierbaren 
Video-Interface. 
Neben  dem  Mikroprozessor 2650 und  dem  program-
mierbaren Video-Interface 2636  befindet sich noch der 
PAL  -Generator auf der Mikroprozessorplatine. Dieser 
PAL-Generator  stellt  die  Verbindung  zwischen  der 
Mikroprozessorplatine und der Videosummiererplatine  · 
her. Deshalb soll der Baustein 2621  kurz in seiner Funk-
tion beschrieben werden. 
Pin  1 ist der C-SYNCH-Ausgang des PAL  -Generators. 
Mit diesem Ausgang steuern wir über zwei NICHT-Gat-
ter auf der Videosummiererplatine den  Videoausgang 
an.  Damit erhalten  wir  für  die  PAL  -Norm  die  richtige 
Synchronisation für das Video'"Ausgangssignal. 
Pin 2  ist der VRST  -Ausgang. Damit erhält das program-
mierbare  Video-Interface  durch  den  PAL-Generator 
einen  vertikalen  Synchronisationsimpuls. Gleichzeitig 
ist der SENSE-Ausgang des Mikroprozessors mit dem 
VRST-Ausgang  verbunden.  Wir  erhalten  eine  syn-
chrone Arbeitsweise. 
-=:---c:=-=-~ 
Pin 3 erzeugt uns den C-BLINK-Ausgang für den Video-summierer. Der Ausgang  liegt über einem NICHT-Gat-
ter  und  drei nichtinvertierende Gatter des Videosum-
mierers an und schaltet den Videoausgang. 
Pin  4 dient nur zu Testzwecken. 
Pin  5  ist der CBF-Ausgang  des  PAL-Generators.  Er 
erzeugtdas Farb-Burst-Signal für den Videosummierer. 
Pin 6 erzeugt den horizontalen Synchronisationsimpuls 
für das programmierbare Video-Interface.  Der HRST-
Ausgang ist nur mit dem Baustein 2636 verbunden und 
stellt den internen Horizontalzähler auf 0 zurück. 
Pin  7 ist der Masseanschluß des Bausteines 2621. 
Pin  8  und  Pin  9 werden  für  unseren Anwendungsfall 
nicht benötigt. 
Pin  1 0 liefert  für den Mikroprozessor die Taktfrequenz. 
Die Taktfrequenz von dem PCK-Ausgang wird  im Ver-
hältnis 1 : 4 geteilt und wir erhalten 0,886 MHz. Mit die-
ser Frequenz kann der Mikroprozessor so schnell arbei-
ten, daß wir bei jedem Bilddurchlauf neue Koordinaten 
für die Fernsehbilder erhalten. 
Pin  11  ist der PCK-Ausgang  mit einer  Frequenz  von 
3,54 MHz. Mit diesem Signal steuern wir das program-
mierbare Video-Interface an. Der PAL-Generator dient 
in diesem Fall  nur als Signalbuffer. 
Pin 12  ist der Takteingang des PAL-Generators. Hier  lie-
gen die 3,54 MHzdes Videosummierers an und werden 
in dem Baustein zu zahlreichen Funktionen umgewan-
delt, wie wir bereits im Kapitel 1.3. gesehen haben. 
Pin  13 dient zur Umschaltung  zwischen  der geraden 
und der ungeraden Fernsehzeile. 
Pin  14 ist der Betriebsspannungsanschluß. 
Bild 2.20 zeigt uns den Platinenentwurffür  die Mikropro-
zessorplatine und Bild 2.21  den dazugehörigen Bestük-
kungsplan. Bild 2.22 gibt den Aufbau der Bauteileseite 
dieser Platine wieder. 
Bild 2.23 zeigt die Schaltung des 2 k-Befehlspeichers. 
Wir  können  hier  2048  Befehlsadressen  zu  je  8  Bit 
(~  1 Byte) speichern und erhalten so eine Gesamtspei-
cherkapazität von  16 k. 
Die beiden EPROM vom Typ 2708 sind parallel auf den 
Daten- und  Adressenbus  geschaltet. Mit der Adresse 
ADR1 0 erfolgt die Umschaltung zwischen EPROM I und 
EPROM II. Es ergibtsich folgende Funktionstabelle: 
ADR10 = L: EPROMI  Adressenbereich von 000 bis 3FF 
ADR10 = H: EPROMII Adressenbereich von 400  bis 7FF 
Die Umschaltung zwischen den beiden EPROMs erfolgt 
über ein NICHT-Gatter, wie die Schaltung von Bild 2.23 
zeigt. 
Die Ansteuerung der beiden EPROMs erfolgt  noch über 
die  Adressen  ADR 11,  ADR 12  und  durch  den  Chip-
Enable-Ausgang  des  programmierbaren  Video-Inter-
face.  Die  EPROMs  können  arbeiten, wenn  an  diesen 
drei Eingängen  folgende Signale anliegen: 
A  11: L-Pegel 
A  12: H-Pegel 
CE1: L-Pegel  139 140  Bild 2.20 • 
~ 
31  potigfl  Stttckerlei.ste 
I 
••••••••••••••  ·.·1 
•  • •  • •  • •  •  • •  • •  • •  • 
• 
--------
ft~1,;ng"-: 
~  ----------------------------e 
lt , 'J'I<  :~--------------
lt.71< 
! 
..  svo 
J.O 
-svo 
.-12VO 
•  oe---------------e 
• 
•  0 
0 
•  0 
0 
II!lll] 
~ 
• 
• 
• 
• 
•  0 
• 
• 
•  0 
!'t~,+  I 
•  2650  • 
• 
•  0 
•  0 
• 
• 
• 
•  • 
• 
• 
I  !,  ...  ~  !t  0 
2636 
I Sie 
<0 
"' 
"'  ':3 
4' 
r-. 
......---. 
0 
• 
• 
• 
•  0 
• 
• 
• 
• 
........ 
......._.Video 
. .  -.  •  •  0 
• 
I 
0 . 26210 
•  • 
•  • 
•  • 
I 142  Bild  2.22  Foto der Bauteileseite für das Mikrocomputer-System 
Die Adresse A  11  wird durch ein NICHT  -Gatter negiert, 
ebenso  der  Steuereingang CE1.  Mit der Adresse A  12 
liegen die drei Leitungen an einem Dioden-UND-Gatter. 
Der Ausgang des Dioden-UND-Gatters istmit zwei wei-
teren  Dioden-UND-Gattern  verbunden  und  es  erfolgt 
hier eine konjunktive Verknüpfung zwischen der direk-
ten Adresse A  10 bzw. mit der negierten Adresse A  11. 
Damit erhalten wir die richtige Ansteuerung der beiden 
EPROM. 
Bild  2.24  zeigt  uns  den  Platinenentwurf  für  die  2  k-
Befehlsspeicherplatine und Bild 2.25 den  dazugehöri-
gen Bestückungsplan. Das Foto von Bild 2.26 gibt den 
Aufbau der Bauteileseite dieser Platine wieder. 
Wesentlich einfacher wird die Schaltung von Bild 2.23, 
wenn  wir  das  EPROM  2716  verwenden.  Ein  EPROM 
2716  kostet aber ca. DM  40.- und  ist für den Hobby-
Elektroniker schwierig zu  erhalten. 
Bild  2.27  zeigt  uns  die  Innenschaltung  und  das 
Anschlußschema dieses EPROM. Der Baustein hat eine 
Organisation  von  2048  Adressen  und  8  Ausgängen 
(2048 · 8-16384oder  16k). Das EPROM 2716benötigt 
nur  noch  eine Betriebsspannung von Ub- 5 V. Damit 
entfallen  die  beiden  Betriebsspannungen  von  Ub  -
+12 V und Ub- -5 V. Der Aufbau der Befehlsspeieher-
karte  unseres  TV-Computers  vereinfacht  sich  etwas 
und  ist etwas teurer. 
Für das EPROM 2716 gilt folgende Funktionstabelle: Bild 2.23 
Schaltplan  für den 2 k-Befehlsspeicher. 
,r::-1 
~  o I 
; ~I  d 111 
~  o I 
!!,1111  s  o I 
o  c I 
1 
2  G 
I  3 
~ 
s 
6 
D 
0 
0 
D 
D 
D 
D 
D 
R 
R 
R 
R 
R 
R 
R 
R 
R 
R 
RIO 
R11 
R12 
R!3 
Rllt 
CEl 
-SV 
:~~r  t!ZV 
OPREG. 
iilw 
WRP 
t5V 
.I. 
a  I  r 
oW~ 
m 
..=. 
I 
t ~  ± 
T 
T>-B 
0..:0, 
I 
= 
n~  ~~~~~~~~~ 
1""·······-~1  ~~~  II  t::~~m~a;co~~~t!~ 
~;~~pnP 
T  111 
~ rn LlHu~  1'"'·~:·····:1  t:;:;cJ;o;~ö)iö~~~~~ 
y~  'IIHr~~ 
I 
l!III IIJII  ~~~~~r~~!WirrJrijE : 
B~f~hlssp~ich~r  kort~ 
16k-2x2708  · 
1 
1 -r Ti.  n 1 .j 
Bild 2.24  Platinenentwurf  für den  2k-Befehlsspeicher 
143 II  I! 
000000000000 
I 
000000000000 
~-"  Ö'l  ...  'tJ 
Gi  I·~ 
I -
· .:: ~~ 
~0  :::1  ~  -~~:.  - f'o.l 
- :!:  0 
- :.  - ooooooo:  - 0) 
0 
~  ..  ::::  :  ~  0 
I 
0 
- ;:  :  ~  -
nfr: 
0  1'. 
- ..  - 0000000  0  q. 
0  ()!  0  )(-
0 
~  0  !)!~·  ~0) 
~ 
J]j  ]!IIII 
0 
0 
0 
0 
~0 
o · :?  Qj 
';::0 
Oe» 
~  t~  "'0 
11 
0~ 
:·····;·····]] 
~0  o · .::: 
S.o 
o;;; 
0 
0 
000000000000  0 
~  ~ ~  ~  0 
0 '  0 
•  •  •  0 
0  0 
u  0 
0 
0 
•  0  0 
0  0 
0 0 
0 0 
0 
0 
------
144 
Bild  2.25  Bestückungsplan für den Platinenentwurf Bild  2.26  Foto der Bauteileseite für 
den 2k-Befehlsspeicher 
Betriebsart  PD/PGM  es  upp  +Ub  Ausgänge 
Lesen  L L  +5V +5V  Ausgabe 
Sperre  X  H  +5V +5V  hochohmig 
Aus  H  X  +5V +5V  hochohmig 
programmiere  L-+H  H  +25V  +5V  Eingabe 
Test  L L  +25V  +5V  Ausgabe 
lnhibit  L  H  +25V  +5V  hochohmig 
X ~  L- oder H-Pegel 
Anmerkung:  Die  direkt  bezeichneten  Spannungen 
müssen unbedingt genau eingehalten werden, da sonst 
der Baustein 2716 nicht ordnungsgemäß arbeiten kann. 
Die L- oder H-Pegel  können  in  ihren Werten entspre-
chend  den TTL-Pegeln schwanken. 
Bei  der  Betriebsart  »Lesen«  wird  der  gespeicherte 
Inhalt  des  EPROM  2716  direkt  auf  die  Ausgänge 
geschaltet. Da wir 2048 Adressen haben, erhalten wir 
2048 verschiedene Ausgangswörter, wenn die einzel-
nen Steuerbedingungen erfüllt sind. Wir benötigen an 
den Ausgängen  keine  externen Widerstände,  da der 
2716 Tri-State-Ausgänge hat. 
Legen  wir  statt  eines  L  -Pegels  auf  den  CS-Eingang 
einen H-Pegel, werden die Ausgänge des EPROM 2716 
hochohmig und wir können die Ausgänge des Baustei-
nes direkt an das Datenbussystem anschließen. 
Bei der Betriebsart »Aus« tritt der Fall auf, daß an dem  145 146 
RO . ..  A10 
Rdre.ssen-
eingänge 
Bild 2.27 
Innenschaltung und 
Anschlußbelegung 
.  des EPROMs 2716 
Y-Oecoder 
X- Decoder 
Datenausgänge 
01 . .. oa 
Ru.sgangs-
Buffer 
Y- Gatter 
16 384  Bit 
Speicherzellen 
PD/PGM-Eingang ein H-Pegel anliegt. Damit werden die 
EPROMs ebenfalls hochohmig. Wir können diesen Ein-
gang entweder für spezielle Steuerausgaben verwen-
den oder wir  legen ihn auf Masse (L  -Pegel), wie  dies bei 
der  Schaltung  von  Bild  2.28  der  Fall  ist·.  Wir  wür-
den bei dieser Schaltung aber nureine Diode sparen. 
Der Baustein 27161äßt sich einfacher programmieren. 
Hierzu können wir im wesentlichen die Schaltung von 
dem EPROM 2708 verwenden. Der Eingang UPP erhält 
die Programmerspannung von UPP = +25 V,  die konti-
nuierlich während des Vorganges anliegen muß. Liegen 
die Adressen und die zu programmierenden Daten sta-
bil  am  EPROM  an,  soll  zuerst  der  CS-Eingang  auf H-
Pegel schalten, dann kippt der PD/PGM-Eingang von L 
nach  H.  Dieser  Pegelsprung  löst  im  EPROM  2716 
einen Programmierungsvorgang auf einer kompletten 
Zeile  aus,  wobei  aber nur  die  anliegenden L  -Pegel  an 
den Ausgängen eingeschrieben werden. 
Wichtig!  Der  PD/PGM-Programmierimpuls  soll  eine 
Breite von tPP = 40 ms  haben. Danach muß er wieder 
auf  L  -Pegel  schalten. Erst dann  dürfen  die  Adressen 
und  das Datenwort geändert werden.  Insgesamt sind 
100 Programmierschleifen für das EPROM 2716 erfor-
derlich, wobei wir nicht immer eine Adresse program-
mieren dürfen. Bitte verwenden Sie die Programmier-
spezifikationen vom EPROM 2708 bezüglich der Schlei-
fenprogramme. 
Die Betriebsart »Test« und »lnhibit« sind nur  in Verbin-
dung  mit  leistungsfähigen  industriellen  Programmier-
geräten wichtig. Beim Test liegt die volle Programmier-
spannung  an  und der PD/PGM- bzw.  der CS-Eingang 
auf L-Pegel. Damit können wirwährend eines Program-
miervorganges den eigentlichen Speicherungsvorgang 
überwachen und  kontrollieren, ob sich die Zellen wäh-
rend dieses Vorganges entsprechend verändert haben. Schaltet der CS-Eingang auf H-Pegel um, so werden die 
Ausgänge des EPROM  hochohmig. 
Bild 2.28 zeigt die Schaltung für die Platine. Die Daten-
leitungen von D1  und D8 liegen entsprechend an den 
Ausgängen des EPRdM 2716 an. Die Adressenleitun-
gen von AO bis A  10 sind direkt mit den Adresseneingän-
01 
02 
03 
04 
OS 
06 
07 
06 
RO 
R1 
R2 
RJ 
R4 
RS 
R6 
R7 
RB 
R9 
RIO 
R71 
R12 
R13 
R7~t-
CE1 
frei { 
OPREG. 
RIW 
WRP 
+SV 
J. 
r--
Bild  2.28  o-
o-
I 
Schaltung des 
I I 
o-
I I I 
2k-Befehlsspeic  o- I I I I 
hers 
o- -------'---
o---
I  I I I I I I I 
o- - I  I I  I•  I  I I  I 
o-
~  I  I I  I  I  I I I I 
]~~~~~~~~~~~~  o-
I 
o-
I 
o-
I 
o-
11111 
o-
11111 
I~  o-
11111 
o-
11111 
o-
11111 
o-
11111 
~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~  o-
,-~~nr,  L,J  LJ  L,..J  L J  LJ 
o-
o-
o-
0 
0 
o-
0 
0 
0 
0 
[C5 
0 
"'  0 
:::> 
: 
I 
0 
L.... 
gen verbunden. Für die Adresse A  11  und A  12  haben wir 
in Verbindung mit dem CE-Eingang noch eine Dioden-
U  ND-Verknüpfung mit  vorgeschalteten NICHT  -Gattern. 
Als  NICHT-Gatter  verwenden  wir  den  TTL-Baustein 
7  404. Mit den Adressen von AO bis A 1 0 erreichen wir 
einen Adressenbereich zwischen 000 und 7FF, also das 
gesamte Adressenspektrum von 2 k des EPROM 2716. 
Die Ansteuerung des EPROM erfolgt durch die beiden 
Adressen _A 11  und  A  12  und  durch  den  Chip-Enable-
Ausgang  CE  des  programmierbaren  Video-Interface. 
Das  EPROM  in  der Schaltung  von  Bild  2.28  kann  nur 
dann arbeiten, wenn an  den drei Eingängen  folgende 
Pegelzustände anliegen: 
A11:  L-Pegel 
A  12: H-Pegel 
CE1:  L-Pegel 
Die beiden  L  -Pegel werden durch zwei NICHT  -Gatter 
invertiert. 
Bild  2.29  zeigt  einen  Platinenentwurf  für  einen  2  k-
Befehlsspeicher mit dem EPROM 2716. Bild 2.30 ist der 
Bestückungsplan für den Befehlsspeicher und Bild 2.31 
zeigt das Foto von der Bestückungsseite. 
Erweitern wir die Befehlskarte, so komm~n  wir zu der 
Schaltung von Bild 2.32. Diese Schaltung beinhaltet das 
Programm für einen kleinen Schachcomputer. Bild 2.33 
gibt das Fernsehbild für diese Befehlskarte wieder. 
Über eine Steckerleiste ist die Schaltung von Bild 2.32  147 I 
GI 
.... 
... 
0 
..ll: 
G; 
.c. 
-~  <D 
GI--
a.r--
CIIN 
.!!• 
.C...ll: 
- - GI<.D 
-..... 
- - GI 
I  I 
- m 
- ·::1·~  148  Bild  2.29  Platinenentwurf ~  lOk 
0 
- 0 
0  , 0 
0 0  HI3X1N914 
0  0 
0  0  0 
0  0  0 
0  2676  0  0  0 
0 
oder 
0  0 
I 
0 
2516 
0 
0  0  o ·  •  o 
.  0  0  0  0 
0  0  0  0 
0 
nnr 
0  74040 
0 0 
0  0 
0 0 
0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0  0 0 
37 polige  Steckertei.ste 
0 0 0 • 0 0 0 0 0 0 0 0 0 0 0 
0 
0 
Bild  2.30  Bestückungsplan  149 150  Bild  2.31  Foto der Bauteileseite für den 2k-Befehlsspeicher 
mit  der  übrigen Schaltung  des TV-Fernsehcomputers 
verbunden.  Auf  dieser  Platine  befinden  sich  sechs 
EPROM  vom  Typ  2708 und  vier RAM  vom Typ  2114. 
Damit  können  wir  6144  Befehle  und  Variable  in  den 
EPROMs speichern und 2048Daten in den RAMs zwi-
schenspeichern. Der Schachcomputer kann daher nur 
einfache Probleme lösen, da keine ausreichende Spei-
cherkapazität zur Verfügung steht. Andernfalls müssen 
wir die Speicherkapazität wesentlich erweitern. Hierzu 
gehören noch ein Zufallsgenerator und  ein Arithmetik-
Prozessor für die Berechnung und Auswertung der ein-
zelnen  Schachkombinationen.  Der  Preis  für  diese 
Schachcomputerplatine beträgt ca.  200.- DM. 
Über die Steckerleiste liegt der Datenbus an den sechs 
EPROMs und an den vier RAMs. Bei den vier RAMs sind 
jeweils zwei parallelgeschaltet, da das RAM 2114 eine 
Speicherorganisation von 1024X4 aufweist. Durch die 
Parallelschaltung  ergibt sich  1  024 x 8.  Normalerweise 
reicht die Leistungsfähigkeit des Mikroprozessors aus, 
die  Speicherbausteine  richtig  anzutreiben,  das  heißt 
einen ordnungsgemäßen L-Pegel zu garantieren. Wenn 
der Speicher  aber erweitert wird, sollen unbedingt TTL-
Bausteine als Treiber zwischengeschaltet werden. 
Ebenfalls über die Steckerleiste liegt der Adressenbus 
an den Speicherelementen an. Die Adressen von AO bis 
A 1 0 liegen direkt an den einzelnen Speicherelementen 
an. Die Adressen A 1  0, A  11  und A  121iegen aber an dem 
Baustein 7  442, und zwar an den Eingängen A, B und C. 
Gesteuertwird der Baustein von dem CE1-Ausgang des programmierbaren Video-Interface. Die Ausgänge des 
TTL-Bausteines  7442  sind  direkt  mit  den  einzelnen 
Speicherelementen verbunden, so daß sich eine Spei-
chersteuerung  ergibt.  Für  die Speicherschaltung  von 
Bild 2.32 ergibt sich folgende Arbeitstabelle: 
Aus  dieser Tabelle sehen wir die Wirkungsweise des 
BCD- zu  Dezimai-Decodierer  7  442 auf die einzelnen 
Speicherelemente. Bei  dem Blockierzustand schalten 
alle Ausgänge auf Z  -Pegel und damit erhalten wir einen 
Tri-State-Zustand auf dem Adressenbus. 
(D)  (C)  (8)  (A)  Eingänge des TTL-Bausteines 7  442 
Nr.  CE1  A12  A11  A10  Speicherelemente  Adressenbereich 
0  L  L  L  L  EPROM  1  0000 ... 1023 
1  L  L  L H  EPROM 2  1024 ... 2047 
2  L  L  H L  EPROM 3  2048 ... 3071 
3  L  L  H H  EPROM 4  3072  ... 4095 
4  L H L L  EPROM  5  4096 ... 5119 
5  L H L  H  EPROM 6  5120 ... 6143 
6  L H  H  L  RAM  7/1,7/2  6144 ... 7167 
7  L H  H H  RAM  8/1,7/2  7168 ... 8191 
8  H  L L  L  blockiert 
9  H  L L  'H  blockiert 
10  H  L  H  L  blockiert 
11  H L H H  blockiert 
12  H  H  L  L  blockiert 
13  H  H L H  blockiert 
14  H  H H  L.  blockiert 
15  H  H H H  blockiert 
151 152 
Die EPROMs erhalten direkt durch den Decoder 7442 
ihr Freigabesignal an  den CE-Eingängen. Bei einem L-
Pegel  und anliegender Adresse AO  bis  A9 werden diE} 
Befehle und Variablen bei den EPROMs  innerhalb von 
350 ns auf den Datenbus geschaltet. Wir benötigen die 
Schreib-Lese-Leitung des Mikroprozessors 2650 nicht, 
müssen dies aber in der Adressierung unserer Befehls-
speicherkarte berücksichtigen. 
Anders verhält sich der Schreib-Lese-Vorgang bei den 
RAMs. Diese können nur dann arbeiten, wenn der CS- . 
Eingang auf L  -Pegel liegt und mit dem WE-Eingang der 
Schreib- oder Lese-Betrieb definiert wird. Der CS-Ein-
gang der RAMs erhält von dem Decoder 7  442 einen L-
Pegel, wenn die  richtige Adresse von dem Mikroprozes-
sor ausgegeben wurde. Bei einem L  -Pegelam WE-Ein-
gang kann der Mikroprozessor durch einen L-Pegel den 
Schreib-Betrieb  und  bei  einem  H-Pegel  den  Lese-
Betrieb  festlegen.  Eine  spezielle Steuerung  für  diese 
beiden Funktionen  ist nicht erforderlich, da der Mikro-
prozessor 2650 aus seinen Befehlen erkennt, ob es sich 
um  einen Schreib- und  Lese-Befehl handelt. Dement-
sprechend hat die WE- oder R/W-Leitung einen L- oder 
H-Pegel. 
Bild  2.34 zeigt einen Platinenentwurf für den Befehls-
speicher eines Schachcomputers. Den  Bestückungs-
plan  finden wir in Bild 2.35. 
Bild 2.36 zeigt ein -Foto für di·ese Schachcomputerpla-
tine. Die Verdrahtung wurde hierbei nicht mit einer Löt-
platine  durchgeführt,  sondern  mittels  eines  »wired 
~ 
~,..---J  ilSrr-J  !LS,..---J  ~~~r- ~t---c  ~c_;:  ~ ~  ~  21 ·~  J-- ,-----c  211~  P---- ,-----c  21 ·~  p--- ,...---(  211~  P---
~ ~ f?  ~  Fr  ~  !f?  ~  ·-r~s  1a?~~  17?~~  '?~~ 
~~  r--g~  ar--~.  :==3r--~  ~  ~s  >--------i 
>--------i  ,._6 
~  2708  >--- ---[  27011  r 
~m•~  ~  f-,_ 
~~  -----1  f-,_ 
~  ~;=:'  ,_...,  r-
,--l  4  :>-f-
?.-~_J==- II..___  f- 1~  I 
rr-~  J 
§r--~  ~r--2J  ~  ~  ~  ~J 
~  2708  ~  2708 
;, 
2?08 
~  r-<  ~ 
~ ~  e-+= 
1~  r._2_  "7~  r..___ 
--=-
m 
l-H~~H• 
I; 
1
s 
2
:  ;4~26 
~I  I I I 
1  o o  6  6ol>oo6·  0 0 
01  02  03  04  05 06  07 08  RO  R1  R2  R3  R4  FIS  R6  R7  R8 R9 RTO R11  RT2 R13 R14 CU -5V 
,~PRE~  WRP•5V.i, 
d;  iw 
Bild  2.32  Schaltung des Befehlsspeichers für einen Schachcomputer Bild  2.33  Foto eines TV  -Bildes von dem Schachcomputer  153 154 
wrap«-Verfahrens. Hierzu  ist zwar ein Spe-
zialwerkzeug erforderlich, aber der Arbeits-
aufwand hält sich  in Grenzen. 
Stückliste für den Mikroprozessor 
Mikroprozessor 2650A 
(nur schnelle Version) 
programmierbares Video-Interface 2636 
1  PAL-Generator 2621 
1  CMOS-Multiplexer 4053 
1  Binärdecoder/Demultiplexer 74LS156 
1  Datenselektor/Multiplexer 74LS258 
1  Kondensator 0,1  flF 
2  Kondensatoren 47 nF 
1  Einsteller 1 kQ 
4  Widerstände 1 kQ 
1  Widerstand 3,3 kQ 
13  Widerstände 4,7 kQ 
1  Widerstand  1  OkQ 
2  Widerstände 15 kQ 
1  Widerstand  1  00 kQ 
2  EPROM  2708 oder 
t  EPROM  2716 
0 
• 
• 
•  0 
0 
•  0 
0 
•  0 
0 
0 
• 
•  0 
0 
• 
•  0 
0 
Bild 2.34 
•  • • • •  •  •  0 
•  0 
•  •  •  •  0 
•  0 
•  0 
•  • 
•  •  •  •  •  •  •  0 
• • •  • • •  0 
•  0 
•  0 
•  • 
•  • •  •  •  •  • 
•  0 0 
•  •  0 
•  0 
•  •  •  •  0 
• 
•  •  •  0 
•  • 
• •  •  0 
•  •  0 
•  •  0 
•  •  0 
•  • 
•  0 
•  0 
•  • 
• •  • 
•  •  • 
• • 
•••••••• 
•••••••• 
•  •  • • •  •  •  • •  • •  •  •  • •  • 
0  0 
•  •  • • •  •  •  •  0  0 
•  0 
• 
Platinenentwurf, Verdrahtung erfolgt in  "wired-wrap". • • 
• • 
• • 
• •  02174-0 
• • 
• • 
• • 
• • 
2708 
• 
2708 
• • 
• • 
• • 
• •  0211". 
• • 
• • 
• • 
• • 
• 
• 
• 
•  0 
• 
• 
• 
• 
• 
• 
•  2708  • 
• 
• 
• 
• 
• 
•  2708 
• 
• 
• 
• 
• 
• •  • 
• • 
• • 
• •  02114-0 
• • 
• • 
• • 
• • 
•••••••• 
7++2 
•••••••• 
• •  • 
• • 
• • 
• •  0211't0 
• • 
• • 
• • 
• • 
•  0 
•  0 
• 
•  2708  0 
• 
• 
• 
• 
• 
• 
• 
• 
• 
•  0 
2708  • 
• 
• 
• 
• 
• 
I 
••••••••••••••••  ,  31  potigt:  Stt:ckt:rlt:i.ste 
• • • • • • • • • • • • • •  • 
Bild  2.35  Bestückungsplan des Befehlsspeichers für einen Schachcomputer 
Bild  2.36  Foto des Befehlsspeichers 
für einen Schachcomputer 
155 156 
2.3  Tonteil 
Bild 2.37 zeigt die Schaltung für das Tonteil unseres TV-
Fernsehcomputers. Die Platine für diese Schaltung fin-
den Sie  im  Kapitel  2.4,  denn auf der gleichen  Platine 
befindet sich auch der HF-Modulator. 
Über  die  16polige Verbindung  ist das Tonteil  mit der 
Mikroprozessorplatine  verbunden. Von den acht Daten-
leitungen werden für das Tonteil nur 6 Leitungen benö-
tigt, nämlich D2 bis D7. Die 6 Leitungen liegen am Bau-
stein 7  4378 an. 
Bild  2.38  zeigt  das  Anschlußschema  und  die  Innen-
schaltung des TTL-Bausteins  74378, der nur  in  »Low-
Power-Schottky«-Technologie geliefert wird.  Der Bau-
stein  hat  6  interne  D-Speicherregister  mit  einem 
gemeinsamen Taktanschluß (Pin 9) und einer gemein-
samen Sperre (Enable, Pin  1). Für den Baustein ergibt 
sich folgende Funktionstabelle: 
Eingänge 
Ena  Takt 
H  X 
L  s 
L  s 
L L 
X  = L- oder H-Pegel 
Qn = Speicherzustand 
Ausgänge 
D  0 
X  On 
H  H 
L  L 
X  On 
Liegen  die Daten  von  dem Datenbussystem  an  dem 
Baustein 7  4378, so ist  die Datenaufnahme nur von dem 
Takt- und  Ena-Eingang  abhängig.  Der  Takt-Eingang 
erhält  von  dem  Transistor T1  einen  entsprechenden 
·Pegel.  Der. Transistor T1  wird von  einem Differenzier-
glied  angesteuert,  das  von  dem  WRP-Ausgang  ~es 
Mikroprozessors 2650 sein Signal erhält. 
Der Transistor T1  wird  in  Emitterschaltung  betrieben 
und arbeitet daher als NICHT  -Gatter. 
Das WRP-Ausgangssignal  des Mikroprozessors 2650 
ist  ein  spezieller  Schreibimpuls,  der  während  der 
Schreibphase des Mikroprozessors erzeugt wird. Wir 
benützen dieses Signal, um unser Tonteil abzutasten. 
Bei  einer negativen WRP-Fianke,  also  bei  einem H-L-
Sprung,  erhält  der  Transistor  T1  durch  das  Differen-
zierglied einen L  -Pegel. Der Transistor T1  sperrt und der 
Ausgang  schaltet  den  Takteingang  des  Bausteins 
7  4378 auf H-Pegel, wobei die Daten übernommen wer-
den.  Die  Daten  werden  gespeichert, wenn  der WRP-
Ausgang wieder auf H-Pegel schaltet, da dann der  Tran-
sistor leitend wird  und  den Takteingang auf Masse (L-
Pegel)  legt. Durch den Kondensator an der Basis erhal-
ten wir eine Beschleunigung beim Schalten. 
Der Baustein 7  4378 kann nur arbeiten, wenn der CE2-
Eingang der Schaltung einen L  -Pegel hat. Diesen Pegel 
bezieht  der Baustein  vom  programmierbaren  Video-
Interface. Pin 19 (CE2-Ausgang) von dem Interface hat 
einen  L  -Pegel,  wenn  sich  der  Adressenbus  in  dem 
Adressenbereich  zwischen  E80  und  EFF  befindet. Lrx  1N97lf 
Modulator 
1N 974-
Bild  2.37  Tonteil des TV-Computers  157 158 
Bild  2.39  Frequenzbereiche 
der Sprache und Musik 
Bild 2.38  Anschlußschema des TTL-Bausteines 74378 
Ansonsten haben wir hier einen H-Pegel. 
Die Datenübernahme kann nur dann erfolgen, wenn wir 
uns innerhalb dieses Adressenbereiches aufhalten und 
einen  Schreibbefehl  haben.  Ansonsten  speichert der 
Baustein seine Informationen. 
Mit  den  anderen  Teilen  der Schaltung  von  Bild  2.37 
erzeugen wir in Verbindung mit dem »Sound«-Eingang 
die einzelnen Tonfolgen. Durch die  sechs Daten können 
wir  25
-Möglichkeiten  im Datenspeicher  ablegen.  Mit 
dem Datenbit D5 steuern wir den Transistor T2 an,  der 
mit dem  programmierbaren Video-Interface  und  dem 
Videosummierer verbunden  ist. 
Über  den  Pin  22  von  deril  programmierbaren  Video-
Interface 2636 erhalten wir  eine Rechteckfrequenz  fr 
für unser TonteiL Am Eingang »Sound« der Platine liegt 
diese Rechteckfrequenz  an.  Die  Frequenz  errechnet 
sich aus 
f  -7874 
r  n+1 
~~JJ. 
-~~t 
Der Wert n ist von dem hexadezimalen Wert abhängig, 
den wir unter  der  Adresse 1  FC7 in dem programmierba-
ren Video-Interface gespeichert haben. Der Wert  in die-
ser Adresse.kann zwischen dem Bereich 00 und FF lie-
gen. Damit ergeben sich 256 Möglichkeiten für Tonfol-
gen. Bei dem Wert 00 ergibt sich aber kein Ton. Mit dem 
Wert 01  erhalten wir die höchste Tonfrequenz von  fr 
-3,937 kHz  und bei  FF  von fr-30Hz. 
Bild  2.39  zeigt  den  gesamten  Frequenzbereich  der 
Sprache und der Musik. Aus diesem Frequenzspektrum 
können wir uns  die einzelnen Tonfolgen programmie-
ren. Diese Folgen müssen wir in  dem EPROM  auf der 
Befehlsspeicherkarte programmieren. Das ganze Pro-
blem kann  auch  durch die Software gelöst werden. 
Für unseren Tonteil benötigen wir drei Operationsver-
stärker vom  Typ  741. Dieser Operationsverstärker ist 
kurzschlußsicher  und  benötigt  normalerweise  zwei 
Betriebsspannungen  von  zum  Beispiel ±12 V und  ein 
Potentiometer  für den Offsetabgleich.  Bild· 2.40 zeigt Bild  2.40  Anschlußschema des 741 
das Anschlußschema  für den  7  41  oder TBA  221  (Sie-
mensbezeich  n  ung  ). 
Statt der zwei Betriebsspannungen legen wir den Ope-
rationsverstärker  7  41  zwischen  +12  V  und  Masse. 
Diese  Betriebsspannung  reicht .für  unseren  Anwen-
dungsfall voll aus. Zwischen Pin  1 und Pin 5 haben wir 
die  Offsetkompensation.  Da  aber  keine  negative 
Betriebsspannung  vorhanden  ist,  bleiben  die  beiden 
Anschlüsse offen. Es  entsteht zwar ein  kleiner Offset-
fehler, aber wir erhalten keinen Schaltungsfehler, wie er 
in  der  analogen  Schaltungstechnik  auftreten  würde. 
Der negative Betriebsspannungsanschluß -Ub wird auf 
Masse  gelegt.  Damit  ändert  sich  die Ausgangsspan-
nung des Operationsverstärkers 7  41  zwischen 0 V und 
+12 V, wobei dies aber nurtheoretische Werte  sind. Der 
tatsächliche Bereich liegt zwischen Ua = +1 V  ...  +11 V. 
Das Datenbit D2  liegt an dem. Pin  3 des TTL-Bausteins 
7  4378. Der Ausgang  für dieses Datenbit ist der Pin  2. 
Dieser Pin ist über einen hochohmigen Widerstand von 
1 MQ mit dem Transistor T3  verbunden. Der Transistor 
T3 invertiert den Signalpegel von dem Datenbit D2 und 
steuert damit den Eingang des Operationsverstärkers 
OP1  an.  Gleichzeitig  liegt  das  Signal  des  Datenbits 
D2 über eine Entkopplungsdiode an dem TransistorT  4 
an. Dieser pnp-Transistor ist leitend; wenn an der Basis 
ein L  -Pegel liegt. Hat dieser  Transistor durchgeschaltet, 
liegt der Ausgang des Operationsverstärkers OP1  auf 
dem Wert von  Ua R::  0,7 V und die eingehenden Sound-
Impulse bleiben wirkungslos. 
Der Transistor T2 ist als Rauschgenerator geschaltet. 
Die Basis ist mit Masse verbunden und der Emitter liegt 
über einen sehr hochohmigen Widerstand von 1  ,5 MQ 
an der positiven Betriebsspannung von +12 V. Der Kol-
lektor  des  Transistors  ist  nicht  angeschlossen  und 
»hängt in  der Luft«. Wir erhalten ein Rauschen von U88= 
0,1  V bei  einem Gleichspannungsanteil von U9 
= 6 V. 
Der nachfolgende Kondensator mit C = 0,1  f!F koppelt 
den Gleichspannungsanteil aus und das Rauschen des 
Transistors  liegt  an  dem  Operationsverstärker  OP1. 
Dieser verstärkt den Rauschanteil, wenn der Transistor. 
T3 nicht durchgeschaltet hat.  . 
Das Datenbit D31iegt an dem Pin 4 des 74378 und wird 
über den  Pin  5 ausgegeben. Über eine Entkopplungs-
diode  ist  dieses Datenbit mit dem TransistorT  4 verbun-
den. Haben wir einen L  -Pegel in dem Speicherregister, 
schaltet der TransistorT  4 durch. Bei einem gespeicher-
ten  H-Pegel  sperrt der Transistor.  Die  beiden  Dioden 
für  den  Transistor  T 4  sind  als  Dioden-ODER-Gatter 
geschaltet mit  einem  zusätzlichen Widerstand gegen  159 160 
Masse. Dadurch erreichen wir mit dem nachgeschalte-
ten  Transistor T4  trotzdem  eine ODER-Verknüpfung. 
Den TransistorT  4 benötigen wir nicht  als  logische Funk-
tion, sondern zum Entkoppeln zwischen der Ausgangs-
spannung  des  Operationsverstärkers  OP1  und  den 
TTL-Pegeln des Mikroprozessorsystems. 
Das Datenbit D4  ist mit dem Pin  6 verbunden und wir 
erhalten an Pin 7 das gespeicherte AusgangssignaL Bei 
einem gespeicherten H-Pegel kann sich über die Diode 
der Kondensator mit C =  1 ~F aufladen. Erreicht die 
Spannung an der Basis von dem TransistorTS den Wert 
von  U8E  =  1  ,4 V,  so schaltet der Transistor durch. Die 
U8E =  1,4 V entstehen aus der U8E des Transistors T5 
und  der Schleusenspannung  Ud  der Diode.  Dadurch 
erhalten wir eine Ansteuerung des Operationsverstär-
kers OP2. Bei einem L  -Pegel des Datenbits D4 bleibt  die 
Ladung in dem Kondensator gespeichert, da die Diode 
eine Entladung verhindert. Über den Transistor T5 tritt 
aber eine Entladung auf. 
Der Operationsverstärker OP2  ist als Vergleicher mit 
Integrations- und  Differentationseigenschaften  be-
schaltet. Der Ausgang dieses Operationsverstärkers ist 
über einen 3,9 kQ-Widerstand mit dem Modulator des 
TV-Computers verbunden. 
Das Datenbit D5 dient zur Ansteuerung des Videos  um;. 
mierers über den Transistor T6, wie wir bereits gesehen 
haben. 
Die Datenbits D6 und D7 steuern über zwei Entkopp-
lungsdioden und zwei Widerständen den Operations-
verstärker OP3 an. Durch die beiden Widerstände mit 
820 kQ  und 3,9  MQ  erhalten wir einen Summierer. Da 
der Rückkopplungswiderstand einen Wert von  1 0 MQ 
aufweist, ergibtsich noch eine zusätzliche Verstärkung. 
Der Ausgang des Operationsverstärkers liegt über  den 
4,7 kQ-Widerstand an dem Modulator-Ausgang. 
2.4  HF-Modulator 
Bild  2.41  zeigt  die  Schaltung  des  HF-Modulators  für 
unseren TV-Fernsehcomputer. Die Schaltung ist in zwei 
Blöcke  aufgeteilt.  Links  haben  wir  den  Modulator  für 
den Tonträger und  rechts den eigentlichen HF-Modula-
tor. Die Betriebsspannung für diese beiden Blöcke wird 
durch einen  integrierten Spannungsregler erzeugt. 
Bevor wir uns näher mit diesen Schaltungen beschäfti-
gen wollen, müssen wir uns noch mit der Sendemodula-
tion  beschäftigen. Als  Trägerfrequenz verwenden wir 
den Fernsehkanal 2, 3 oder 4. Hierfür ergeben sich fol-
gende Trägerfrequenzen: 
Bereich  Kanal  Bild  Ton 
VHF 
2  48,25 MHz  53,75 MHz 
3  55,25 MHz  60,75 MHz 
I  4  62,25 MHz  67,75 MHz 
Die einzelnen Kanäle werden wir  nicht  genau erreichen. 
Nach  dem  Einschalten  des TV-Fernsehcomputers  ist 
das Fernsehgerät auf die Trägerfrequenz abzugleichen. ------:tTonei  ngang 
~  n 6::n 88142 
22nF  6Bkn 1100~ 
o Videoeingang 
22nF:: 
Bild  2.41  Schaltung des HF-Modulators für den TV-Computer  161 162 
Dies  ist kein  Problem,  da  die Programmwahl  bei  den 
meisten Fernsehgeräten sehr einfach  ist. Die Trägerfre-
quenz  liegt häufig zwischen 55 MHz  und  65 MHz. 
Bild 2.42 zeigt uns den Aufbau des Fernsehkanals 3 in 
Bildträger  Tonträger 
5,5MHZ 
ct_t-----K-ana-1  3  __  \V--T'-!  --+--K-ana-l  4-
53, 75  5  ,25  60,75  62,25  -- f  in MHZ 
7MHz 
NTT 
BT  TT  NBT 
Bild 2.42  Aufbau des Fernsehkanals 3 
dem  VHF-1-Bereich  (Very-High-Frequencies).  Kanal  3 
beginnt bei der Frequenz von 55,25 MHz und endet bei 
62, 25 MHz. Damit  steht uns eine Kanalbreite von 7 MHz 
zur Verfügung. 
Für  den  Bildträger  haben  wir  eine  Bandbreite  von 
5,5 MHz. Diese Frequenz finden Sie auch in der Schal-
tung  von  Bild  2.41.  Sie steht an  der Verbindung  zwi-
schen dem  rechten und dem linken Block. DerTonkanal 
ist ±50 kHz  breit und  liegt bei  60,75 MHz. 
Bei der Modulation der Trägerfrequenz für den HF-Aus-
gang verwenden wir zwei Verfahren. Den Ton modulie-
ren wir auf eine Frequenz von 5,5 MHz auf und erhalten 
damit eine Frequenzmodulation. Durch  den  Videoein-
gang modulieren wir die Amplitude der HF-Spannung 
von ca.  60 MHzund es ergibt sich eine Amplitudenmo-
dulation. 
Aus den  beiden Modulationsarten ergibt sich die HF-
Spannung.  Der  Aufbau  des  Bildträgers  ist  mit  BT 
gekennzeichnet  und  die  7 MHz Bandbreite  reicht  bis 
zum  Nachbarbildträger  NBT.  Der  Tonträger  TI  hat 
ebenfalls  zu  seinem  Nachbartonträger  die  7  MHz. 
Dadurch ergeben sich bei der Übertragung der Daten 
aus  dem  Mikroprozessorsystem  in  ein  Fernsehgerät 
keine großen Probleme. 
Der Oszillator in der  linken Kammer des HF-Modulators 
schwingt mit einer Frequenz von ca. 5,5 MHz. Diese Fre-
quenz können wir mit dem Drehkondensator einstellen. 
An dem Eingang  liegt die Spannung von unserem Ton-
teil  an.  Durch  einen  Kondensator  koppeln  wir  den 
Gleichspannungsanteil  aus,  so  daß  nur die Wechsel-
spannung  an  der Kapazitätsdiode  BB142  anliegt.  Die 
Kapazität dieser Diode  ist von  der angelegten Sperr-
spannung abhängig. Damit  läßt sich  die Resonanzfre-
quenz  des  Schwingkreises  mit  der  Spannung  am 
Toneingang steuern. Auf diese Weise lassen sich Oszil-
latoren mit steuerbaren Frequenzen aufbauen, die sich 
für einen  frequenzmodulierten Sender eignen. 
Der Transistor BC238  arbeitet als Oszillator.  Bei  der 
Induktivität kann es leicht Probleme geben, da das Spu-
lenwickeln  für den Hobby-Elektroniker nicht einfach ist, 
wenn die Spule abgeglichen werden muß. Bitte verwen-
den Sie eine Festinduktivität von 22 ~H. die es in jedem Elektrofachgeschäft oder über den  Elektronikversand 
gibt.  Mit  dem  Drehkondensator  können  wir  die  Fre-
quenz von 5,5 MHz  abgleichen. Haben Sie ein Oszillo-
skop  zur  Verfügung,  ist  der  Abgleich  problemlos. 
Andernfalls erfordert es etwas mehr  Arbeit und vor  allen 
Dingen Geduld. 
Der Videoeingang liegt  an der zweiten Kammer des HF-
Modulators  an.  Hier wird  auf  das  frequenzmodulierte 
Tonträgersignal das BAS-Signal des Videosummierers 
aufmoduliert und zwar nach dem Anodenmodulations-
verfahren. Auf  diese Weise ergibt  sich das HF-Signal am 
Ausgang. 
Der Transistor BF254 in Verbindung mit den Kondensa-
toren und Spulen bildet einen O.szillator,  der mit einer 
Frequenz von ca. 60 MHz schwingt. Auf diese Frequenz 
werden die 5,5 MHzaufmoduliert Hier stellt wieder die 
Spule  ein  kleines  Problem  dar.  Die Spule  soll  sieben 
Windungen  mit  einem  Durchmesser  von  ca.  4  mm 
haben. Als Draht verwenden wir einen Kupferdraht mit 
0,1  mm  Durchmesser  und  wickeln  diesen  um  einen 
Schraubenzieher.  Die  Spule  soll  eine  Länge  von  ca. 
10 mm  haben. 
Die Schaltung von Bild 2.41  muß  innerhalb eines Kup-
fer- oder Aluminiumgehäuses sein, damit die HF-Span-
nung  nicht  die  übrige  Elektronik  beeinflussen  kann. 
Außerdem haben wir von außen keinen Einfluß auf  den 
HF-Modulator. 
Wenn  wir  den  TV-Fernsehcomputer an  ein  Farbfern-
sehgerät anschließen, soll dieses Gerät keinen kerami-
sehen  Ton-ZF-Filter  haben.  Diese  Voraussetzungen 
haben heute fast alle Fernsehgeräte. 
Nach dem Einschalten des TV-Fernsehcomputers müs-
sen Sie  die Ausgangsspannung  von  dem  integrierten 
Spannungsregler 78L06 auf Ua = 6,5 V einstellen. Mit 
dieser Spannung betreiben wir den HF-Oszillator. 
Nach  dem  Spannungsregler  befindet  sich  ein  Span-
nungsteiler, der die Betriebsspannung  für den Tonteil 
erzeugt. Diese Spannung muß auf Ua = 3,5 V eingestellt 
werden.  Ergeben  sich  später  im  Betriebszustand 
Schwierigkeiten  beim  Ton,  so  ist  die  Spannung  auf 
Ua = 3,2 V zu verringern. 
Danach ist  ein Testprogramm einzugeben, das im Kapi-
tel 3.2 beschrieben  ist. Dieses Testprogramm  kann  in 
ein  RAM  eingegeben oder in  einem  Test-EPROM pro-
grammiert sein. Die »Programm«-Taste ist zu drücken, 
damit sich der Mikroprozessor auf die Adresse ADRO 
zurücksetzt. Anschließend ist  die »Start«-Taste zu drük-
ken. 
Erscheint auf dem Bildschirm Ihres Farbfernsehers ein 
Bild, so  ist  es optimal durch den Tuner des Fernsehgerä-
tes abzustimmen. Es  soll  ein sauberer Ton hörbar sein. 
Der Drehkondensator  in dem Tonteil des HF-Modula~: ;...~ 
torswird nur  für den Abgleich des Rauschens benötigt 
Wir verstellen diesen Kondensator solange, bis sich ein 
Rauschminimum  eingestellt  hat.  Dieses  Rausc~en 
hören wir an dem Lautsprecher des Fernsehgerätes. 
Starttaste und eine derTasten aufdem  Tastenfeld drük-
ken. Dabei muß deutlich ein Ton  (Treffer)  hörbar sein.  163 Bild 2.43 
L  I  .. 
1..../ 
\~ 
.L 
0 
164  Platinenentwurf  L--.L..------------,--.-----'---' I,SM 
~"'  !  IN914  ISn 
I  o--H---o 
f-0\ BC239 
'  lOOk  '\:__!.) 
tl  o---cr--o 
17~ 
!,  ..  ,. 
lk 
~~  3,9M  ~ 
o---c::J--.o~  741 
0 
68k 
~  ---it-----1» 
88742  18p 
7BLD6 
~ 
!~  10,1,<-<a 
soo 
0 0 
0+-IZV 
! 
IO.IJ..L 
0  +6,5V 
~1  ~  X ~  l 
~  liOOn  68k  1,2D-p--68-G>OO~  ~.7k ~680 ~2Ht  ~~81  o---i~  -
0------lf--0~  0 
22n  4-70 
~  700 
27p 
o--H-o  z.zp 
~H  ~  L.70p 
oo--->Oo 
(3BF2Sit  ._H-O  . 
~ 
lOOk 
!  ~  w>!  i '  W<nd~  HF-""'"""" 
22n 
1 
~  I 47p l 
~~------------~~'  _  Bild 2.44  Bestückungsplan für den Platinenentwurf  r ~  165 166 
Das Abstimmen kann für einen Nicht-Fernsehtechniker 
ein Problem werden, wenn ein Ton  im Bild oder ein Bild 
im  Ton  ist.  Hierzu  haben  wir  auf der HF-Platine  das 
Potentiometer für die Betriebsspannung des Tonteils. 
Diese Spannung  ist so  abzugleichen, daß  die  gerade 
beschriebenen Möglichkeiten nicht auftreten können. 
Mit dem Potentiometer  auf  der  »Video-Summierer«-Pia-
tine  können  wir  für  den  Farbfernseher  ein  einwand-
freies Farbbild einstellen. Bitte achten Sie darauf, daß 
kein Moiree oder/und Übermodulation auftritt. 
Achtung  I Normalerweise bereitet der Abgleich für die-
sen TV-Computer keine Probleme, wenn man die Rei-
henfolge  des  restabgleiches  ordnungsgemäß  durch-
führt und entsprechend wiederholt. 
Bild 2.43 zeigt  die  Platine  für  den  Tonteil  und  den HF-
Modulator.  Der  HF-Modulator  ist  durch  eine  breite 
Umrandung  gegen  unerwünschte  Nebeneffekte 
geschützt. Über diese Umrandung muß unbedingt ein 
Abschirmgehäuse  aus  Kupfer- oder  Aluminiumblech 
angebracht werden. 
ln das Abschirmgehäuse sind Bohrungen anzubringen, 
damit wir die  internen Bauelemente mit den externen 
Verbindungspunkten verbinden können. Für den Dreh-
kondensator des HF-Modulators müssen wir ebenfalls 
eine Abgleichbohrung vorsehen. 
Bild 2.44 zeigt den Bestückungsplan  für den Tonteil und 
den HF-Modulator. Bitte beachten Sie die Anschlußbe-
legunQ  der Operationsverstärker 7  41  und  der Transi-
storen. 
Bild 2.45 zeigt das Foto von dieser Platine und Bild 2.46 
die AnschlußbelegunQ des Spannungsreglers 78L06. EingangÜo  j, ca > 
C1l  o 
RuJgang 
(2) 
Bild 2.46  Anschlußschema des Spannungsreglers 78L06 
Stückliste für Tonteil und Modulator 
1  D-Register 74LS378 
3  Operationsverstärker 7  41 
1  Spannungsregler 78L06 
1  Transistor  BC238 
5  Transistoren BC239 
1  Transistor BC309 
1  Transistor BF254 
7  Dioden  1  N914 
1  Z-Diode ZD4,7 
1  Kapazitätsdiode 88142 
1  Festinduktivität 22  fl.H 
1  Trimmkondensator 4 pF  ... 70 pF 
1  Kondensator  10 ~tF/16  V 
4  Kondensatoren  1  ~tF/16  V 
5  Kondensatoren 0,1  ~tF bzw.  100 nF 
5  Kondensatoren 22 nF 
1  Kondensator  15 nF 
1  Kondensator  10 nF 
2  Kondensatoren 4 7 pF 
1  Kondensator 27 pF 
1  Kondensator 22 pF 
Kondensator 18 pF 
Kondensator 2,2 pF 
Einsteller 1 0 kQ 
Einsteller 500 Q 
Widerstand 1  00 Q 
1  Widerstand 4  70 Q 
2  Widerstände 680 Q 
2  Widerstände 1 kQ 
2  Widerstände 3,9  kQ 
1  Widerstand 4,  7 kQ 
1  Widerstand 8,2 kQ 
6  Widerstände 1 0 kQ 
2  Widerstände 68 kQ 
2  Widerstände 100 kQ 
1  Widerstand 820 kQ 
4  Widerstände 1 MQ 
1  Widerstand 1  ,5 MQ 
2  Widerstände 3,9 MQ 
1  Widerstand 8,2 MQ 
1  Widerstand 10 MQ 
167 168 
2.5  Netzteil 
Mit der Platine für das Netzteil erzeugen wir die Span-
nungsversorgung  für  das  gesamte  System.  Hierbei 
müssen wir nun entscheiden, welches EPROM sich auf 
der Befehlskarte befindet. Bei  der Schaltung von Bild 
2.47 haben wirdas EPROM 2708 mit drei Betriebsspan-
nungen. Andernfalls benötigen wir beim EPROM  2716 
nur zwei  Betriebsspannungen. 
Bild 2.4  7 zeigt uns die Schaltung für ein Netzgerät. Als 
Transformator  verwenden  wir  einen  Schnittbandkern 
SM  55 mit zwei getrennten 12 V  /0,8 A-Wicklungen, den 
man  in  jedem Elektronikfachgeschäft kaufen kann. 
Die beiden 12-V-Wicklungen liegen an zwei Gleichrich-
terbrücken und wir erhalten  jeweils  eine Gleichspan-
nung von ca. 16  V. Die beiden Gleichspannungen  wer-
den  durch die  Kondensatoren geglättet und  liegen an 
den Spannungsreglern an. 
Der Spannungsregler 78M 12 erzeugt eine Ausgangs-
spannung von +12 V bei einem Strom von 500 mA. Er 
wird in einem T0-220-Gehäuse geliefert. Bild 2.48 zeigt 
das Anschlußschema. Der Spannungsregler braucht  für 
Bild 2.4  7  Schaltung für das Netzgerät 
auf  KÜ.hl blech 
o----
220tl 
,.",., 
o----
12VI1R 
I  + 
T  2200j.JF 
25V 
ov 
"MaJJe 
/  ..... 
Eingang  RuJgang 
(!)  .1.  c  2) 
(3) 
Bild 2.48  Anschlußschema  fürdie 
Spannungsregler 7805 und 78M  12 
T2V/~---------11t-----.-----e-------o  -511 I TOOmR 
alaR 0 
0 
0 
0 
0 
0 
0 
Bild  2.49  Platinenentwurf für das Netzgerät 
+  0 
0 
169 0 
0 
220V 
0 0 
0  0 
0  0 
0  0 
Trafo 
:  SM 55/12-12/0.8  : 
0  0 
0  0 
1  70  Bild 2.50  Bestückungsplan für den Platinenentwurf 
840C 
1500 
+~  o--o 
o--o 
B40C~  1500  ~+ 
12 200 ~  KÜhl blech 
+I 
40 V 
~  7805 
0 
0 
-5v 
1100~ 
115V 
+  0 
J. 
+12VO 
auf  Kühlblech montieren  0 Bild 2.51  Foto des Netzgerätes 
unseren  Anwendungsfall  keine  zusätzliche  Kühlung 
und wird senkrecht zur Platine angebracht. 
Der  Spannungsregler  7805  erzeugt  eine  Ausgangs-
spannung von +5 V bei  einem Strom von  1 A.  Diesen 
Spannungsregler müssen wir  entsprechend kühlen. Auf 
der Platine von Bild 2.49 haben wir eine Kühlfläche von 
ca.  20  cm2.  Der  Spannungsregler  wird  im  T0-220-
Gehäuse geliefert und wir befestigen ihn auf der Platine 
mit einer M3-Schraube. 
Der Spannungsregler  78L05  erzeugt  eine  Ausgangs-
spannung von +5  V bei einem Strom von 1  00 mA. Durch 
die Verschaltung erhalten wir aber keine positive, son-
dern eine negative Ausgangsspannung von -5 V. 
Bild 2.49 zeigt die Platine, Bild 2.50 den Bestückungs-
plan  und Bild  2.51  das Foto. 
Stückliste für das Netzteil 
1  Schnittband-Transformator SM55/12-12/0,8 
2  Gleichrichter B40C1500 
1  Kondensator 2200 !J.F/40 V 
1  Kondensator 470  p.F/40 V 
3  Kondensatoren  100 !J.F/16 V 
1  Spannungsregler 7805 
1  Spannungsregler 78L05 
1  Spannungsregler 78M12 
171 2.6  Zusammenschaltung des TV-Computers 
172 
Bild 2.52  Zusammenschaltung und elektrische Verbindungen 
Nachdem wir alle 4 Pla-
tinen  für  den  Fernseh-
computer  aufgebaut 
haben  (Videosummie-
rer,  Mikroprozessor, 
Tonteil und HF-Modula-
tor,  Netzgerät),  begin-
nen wir mit der Zusam-
menschaltung. 
Vor  dem  Zusammen-
schalten  prüfen  Sie 
bitte nochmals alle Ver-
bindungen  zwischen 
den  einzelnen  Bauele-
menten, daß keine Löt-
spritzer  auf  den  Plati-
nen  vorhanden sind. 
Schrauben Sie  die  ein-
zelnen  Platinen  so 
zusammen, wie  es Bild 
2.52  zeigt.  Als  Verbin-
dungsstücke  wurden 
hier  Gewindestangen 
verwendet. 
Verbinden  Sie  die  ein-
zelnen  Platinen  elek-
trisch. Achten Sie dabei 
auf die Polarität der Ver-
bindungsstecker. Bild  2.53  · .Komplettes System 
173 174 
3.  Programmieren des TV-Computers 
Die Programmierung des TV-Computers kann mit einer 
Programmiersprache wie BASIC, PASCAL oder LOGO 
durchgeführt werden, wenn man hierzu die geeigneten 
Anlagen  hat  und  die  Programmiersprache  gut 
beherrscht.  Als  Anlage  benötigen  wir  eine  übliche 
Rechnertastatur  im  ASCII-Code,  einen  Umsetzer von 
der Programmiersprache  in die Maschinensprache des 
2650 und »viel Geduld«. 
Wesentlich  einfacher  ist  die  Programmierung  in  der 
Maschinensprache  des  Mikrocomputers  und  mit 
»etwas  mehr  Geduld«.  Der  nachfolgende  Emulator 
kann  die  Programmierung  erleichtern.  Ist  das  Pro-
gramm  im  Emulator  »richtig«,  kann  es  dokumentiert 
und  in  den Programmer eingegeben werden. 
3.1  Emulator für  die Programmentwicklung 
Mit der Schaltung von Bild 3.1  können wir ein Programm 
für unseren TV-Computer entwickeln, ohne ein EPROM 
programmieren (schießen) zu müssen. Durch den Emu-
lator können wir unser Programm beliebig oft löschen, 
ändern und neu eingeben. Es wurde bei der Schaltung 
bewußt auf die »übliche« Rechnerelektronik  verzichtet, 
damit die Schaltung auch für  den  Laien transparent ist 
und einfach nachgebaut werden kann. 
Kernstück des  Emulators  sind  die vier Schreib-Lese-
~·  2,11< 
~  ;:;,";::  •  !  ..  '-' 
4
1 
1
~•  270 
I·:~nzeltakt  ~~  r•"" 
•  JJO  SOOIJ 
Bild 3.1  Komplettes System für einen Emulator 
L....t  H• arbeiten 
Jltr  L·S~icMrn 
! 
~~fv 
•SV Speicher vom Typ  2114,  wie  wir sie  bereits vom Pro-
grammer her kennen. Die Schreib-Lese-Speicher wur-
den so zusammengeschaltet, daß wir einen voll adres-
sierbaren Emulator mit 2048 Adressen zu je  8 Bits erhal-
ten. Damit ergibt  sich ein Entwicklungssystem zur Simu-
lation des Programmes. qa dieses System zur Entwick-
lung  der Software und zur Simulation des Programm-
ablaufes dient, bezeichnen wir die gesamte Schaltung 
als »Emulator«. 
Wir  unterscheiden  bei  dem  Emulator  zwischen  zwei 
Arbeitsphasen.  ln  der ersten Phase geben wir die Pro-
grammdatennach und nach in den Emulator ein. Dabei 
kann der TV-Computer keine Dat~n  aus dem Emulator 
entnehmen. ln der zweiten Phase holt sich der  TV-Com-
puter  sein Programm aus dem Emulator und wir können 
keine Daten  eingeben. Wir haben also einen Zustand 
·>>arbeiten« und einen Zustand »speichern«. Beim Arbei-
ten simuliert der Emulator die Daten des Befehlsspei-
chers und beim Speichern könnenwirdie Datenfürden 
Befehlsspeicher eingeben, ändern oder  löschen. Damit 
erhalten wir eine Entwicklungsmöglichkeit  für die Soft-
ware. 
ln  der Arbeitsphase »speichern« muß der Schalter S1 
einen  L-Pegel  abgeben.  Die Ausgänge  der TTL-Bau-
steine  7  4125 können  nun  arbeiten  und die Ausgänge 
der  74126  nehmen  einen  Z-Zustand  (floaten)  an. 
Dadurch können wir Daten einschreiben und die Daten-
ausgabe ist blockiert. 
Über die 8 Datenschalter geben wir die Daten in das in-
terne Speichersystem des Emulators ein. Die eingege-
benen Daten liegen in dem  internen Speichersystem an 
den  NICHT-Gattern,  an  den  Schreib-Lese-Speichern 
und an  den 8 BUS-Treiber-Bausteinen 74126. Über die 
NICHT-Gatter sehen wir eine unmittelbare Anzeige des 
Datenflusses in dem Datensystem. Geben wir auf eine 
Systemleitung  einen  H-Pegel,  schaltet der Ausgangs-
transistor  eines  NICHT-Gatters  durch  und  die  LEDs 
leuchten auf, das heißt, wir bekommen eine gebufferte 
und direkte Pegelanzeige. Die LEDs  dürfen aber nicht 
unmittelbar in das Datensystem eingeschaltet werden. 
Liegen die richtigen Daten durch die 8 Eingabeschalter 
an,  drücken wir den Schalter S2  und  die anstehenden 
Informationen  werden  in  den  RAMs  gespeichert. 
Danach sehen wir durch die Anzeige, ob die Information 
gespeichert worden ist. 
Bei der Eingabe der Daten kann es bei dieser Schaltung 
aber Probleme geben. Sind  in den Schreib-Lese-Spei-
chern bereits Daten gespeichert, können die LEDs Fehl-
informationen anzeigen, da die gespeicherten Daten in 
den RAMs im  internen Datensystem unter Umständen 
dominieren. Drücken wir aber den Schalter S2 für den 
Schreib-Betrieb  der  Schreib-Lese-Speicher,  erhalten 
wir  immer  die  richtige  Anzeige.  Diesen  Nachteil  der 
Schaltung  können wir aber durch zusätzliche elektro-
nische  Maßnahmen  eliminieren.  Die  einfachste Maß-
nahme sind  8  LED  mit Vorwiderstand  an  den Daten- 175 176 
schaltern. Damit erhalten wir eine unmittelbare Einga-
bei  nformation. 
Legen wir den SchalterS  1  von der  Stellung »speichern« 
auf »arbeiten« um, so erhalten die Eingabegatter einen 
L-Pegel  und  die Ausgänge  nehmen  einen  Z-Zustand 
ein.  Die  Ausgabegatter  liegen  auf  dem  Pegel  zum 
Durchschalten und das  interneDatensystem liegt nun 
an dem Datensystem des TV-Computers. Wir können 
jetzt das Programm der Schreib-Lese-Speicher für die 
Simulation freigeben. 
Beim Auslesen der Daten  aus  dem Emulator darf der 
Schalter S2 nicht betätigt werden, damit keine Fehlin-
formationen  auftreten  können.  Durch  ein  UND- oder 
NANO-Gatter können wir dies verhindern. 
Das Datensystem des Emulators  ist nicht störanfällig, 
da wir ein  reines BUS-System haben. 
Bei dem Adressensystem kann es aber  Schwierigkeiten 
geben, da die RAM-Bausteine 2114 nur einen CS-Ein-
gang haben. 
Für das Adressensystem des Emulators benötigen wir 
die Adressen des TV-Computers und die Adressen für 
die Eingabe der Daten. Die Adressen des TV-Compu-
ters liegen über die Eingänge AO und A9 an. Durch die 
NICHT-Gatter erhalten wir einen ~egierten Adressen-
wert, der aber durch die nachfolgenden NANO-Gatter 
wieder auf den  richtigen Wert gebracht wird.  Mit der 
Adresse A 1 0 bestimmen wir, welches RAM-Paar arbei-
ten soll. Der Ausgang des NANO-Gatters liegt über eine 
»wired-AND«-Verknüpfung  einmal  direkt  an  den  CS-
Eingängen eines RAM-Paares  an  und einmal über ein 
NICHT  -Gatter negiert. Dadurch erhalten wir eine Steue-
rung  zwischen den Adressen 0 bis 1  023 und  1  024 bis 
2047. 
Liegt  der Schalter S1  in  der Stellung »arbeiten«, erhält 
das Gatter mit dem CE-Eingang von dem TV-Computer 
einen H-Pegel. Damit  ist dieses UND-Gatter  vorbereitet, 
wenn der Mikroprozessor 2650 über seinen Steuerbus 
einen H-Pegel für den Lesebetrieb abgibt. Gibt es hier-
bei  aber Schwierigkeiten, so müssen wir den CE-Ein-
gang des Emulators durch ein vorgeschaltetes NICHT-
Gatter  negieren.  Bitte  beachten  Sie  diesen  Vorgang 
unbedingt. 
Legen wir den Schalter S1  um, so daß er in der Stellung 
»speichern«  ist, wird  die externe Adressierung  durch 
den  TV-Computer  unterbrochen.  Die  Ausgänge  der 
NANO-Gatter sind gesperrt und wir haben in dem inter-
nen Adressensystem einen Zustand, der nur von der in-
ternen Adressierung geändert werden kann. 
Für  die  interne Adressierung  der Schreib-Lese-Spei-
cher haben wir einen Zähler, der von 0 bis 2047 zählen 
kann. Damit können wir  jede Adresse in unserem RAM-
System des Emulators erreichen. Die Adressen AO  bis 
A9 liegen direkt über die »wired-AND«-Verknüpfung an 
den RAMs an. Dabei werden die Ausgänge der Zähler 
negiert und über die NANO-Gatter in das interne RAM-
Adressensystem  eingegeben.  Die  Umschaltung  zwi-sehen den beiden RAM-Paaren erfolgt über  eine direkte 
Ansteuerung der CS-Eingänge und über eine indirekte 
(NICHT-Gatter).  Auf diese Weise erhalten  wir wieder 
eine geteilte Adressierung v.on 0 bis 1023 und 1024 bis 
2047. 
Mit dem  Schalter S3 geben wir  den  Einzeltakt  für  die 
Zähler der Schaltung ein. Bleibt der Schalter länger als 
0,5 Sekunden  geschlossen, zählt  die  Schaltung  auto-
matisch nach oben  und zwar mit ca. 10 Taktimpulsen 
pro Sekunde. Wir erhalten  einen wesentlichen Bedie-
nungskomfort  für die Eingabe und Fehlersuche. Lassen 
wir den Schalter S3 aus, bleibt die Schaltung sofort wie-
der  stehen  und  wir  können  uns  durch  einen  kurzen 
Tastendruck auf die entsprechenqe Adresse vortasten. 
Mit jedem Tastendruck erhöhen wir den Zählerstand 
um eine Stelle. Bitte beachten Sie das TOPP-Buch 119 
(3). 
Mit dem Schalter S4 stellen wir den Zähler wieder auf 0 
zurück und  können  so  erneut ein  Programm  von  der 
Adresse 0  in den Emulator einschreiben. Da wir die Zäh-
ler vom Typ 7  4191  verwenden, läßt sich auch eine Vor-
einstellung  realisieren.  Beispiel:  Wir  benötigen  die 
Adresse  4FF  und  der Zähler  geht  sofort  auf diesen 
Adressenwert Durch einen zusätzlichen Schalter kön-
nen wir auch vor- oder rückwärts zählen. 
Die Schaltung  von  Bild  3.1  läßt sich  durch zahlreiche 
Schaltungsvarianten  in  ihren Möglichkeiten erweitern. 
So  ist auch  eine  hexa- oder sedezimale Eingabe  der 
Daten möglich,  ebenso  eine  entsprechende Anzeige 
der Daten. Hierbei soll auf das Literaturverzeichnis am 
Ende des Buches nochmals hingewiesen werden. 
3.2  Spielprogramme 
ln  diesem Abschnitt sind  die möglichen Ballspiele für 
den  Fernsehcomputer  gezeigt.  Durch  Änderung  des 
Programmes sind zahlreiche Varianten möglich. 
Die Bilder von 3.2 bis 3.13 geben die Ballspiele wieder, 
wobei die einzelnen Spiele in  jeweils 5 Unterspiele auf-
gegliedert sind. Auf diese Weise erhalten wir 60 unter-
schiedliche Ballspiele. 
Die Variationen für die Unterspiele.lauten: 
a)  Für den Anfänger: Der Spielball hat immer eine lang-
same Flugbahn. 
b) Für den Fortgeschrittenen: Der Spielball hat zuerst 
eine  langsame  Flugbahn.  Nach  ca.  2  Sekunden 
beschleunigt  der Ball  und  hat dann  eine  schnelle 
Flugbahn. 
c) Für den Könner:  Der Spielball  hat sofort nach Be-
tätigen der Start-Taste eine schnelle Flugbahn. 
d) Profitrick  1: Der Spielball  hat eine  langsame Flug-
bahn. Drücken wir die Taste I auf einem Handadap-
ter, beschleunigt der Ball sofort. Beim Loslassen der 
Taste  verlangsamt  der Ball  sofort seine  Flugbahn. 
Drücken Wir die Taste II,  ändert der Ball seine Flug-
bahn  nach  einem  schiefen Wurf.  Beim  Loslassen  177 178 
haben wir wieder einen geraden Flug  des Balles. 
e) Profitrick 2: Der Spielball hat sofort nach Betätigen 
der Start-Taste eine schnelle Flugbahn. Beim Drük-
ken  der Taste n ändert sich die Flugbahn. Die Taste 
I ist hierbei blockiert. 
3.2.1  Einzel-Tennis 
ln  Kapitel 3.3 wird das Programm  für die 60 Ballspiele 
gezeigt. Mit den jetzt beschriebenen Adressen können 
wir die Funktionen des Tennisspieles ändern. 
Mit der Adresse 678 beginnen die Werte für die Spiel-
feldbegrenzung. Die Adresse 6781egt dabei den linken 
Teil  der  ersten  schmalen  Begrenzungszeile  fest.  Die 
nachfolgende Adresse 679 den rechten Teil. 
Die nächsten Adressen legen nacheinander die breiten 
und  schmalen Begrenzungszeilen fest, wie wir bereits 
bei  der Erklärung  des  programmierbaren Video-Inter-
face  gesehen  haben.  Die  Adresse  69B  ist  die  letzte 
Adresse hierfür. Damit haben wir 36 Adressen mit einer 
abwechselnden Bewertung der Zahlen: 
Adresse 678:  links oben, schmal 
Adresse 679:  rechts oben, schmal 
Adresse 67A:  links, breit 
Adresse 67B : rechts, breit 
Adresse 67C:  links, schmal 
Auf diese Weise ergeben sich 18 breite und 18  schmale 
Streifen. 
Wenn wir uns  im Kapitel3.3 die Adresse 678 betrach-
ten, sehen wir den Wert »FF«. Diesen Wert müssen wir 
folgendermaßen aufteilen: 
F  F 
1 1 1 
Damit erhalten wir für den linken Teil dieser schmalen 
Videozeile lauter Punkte, die wir nun durch die Adresse 
69C  entsprechend  erweitern  müssen.  Da  auf  der 
Adresse 69C ebenfalls der Wert »FF« steht, ergibt sich 
eine  Streckung  um  8  Taktimpulse  durch  das Video-
Interface  und  wir erhalten  auf dem Bildschirm  einen 
Strich. 
Die Adresse 67A hateinen Wert  von »AA«. Diesen Wert 
müssen wir wie folgt aufgliedern: 
A  A 
1 0 1 0 
Damit erhalten wir auf dem  linken Teil der  breiten Video-
zeile ein Strich-Leer-Verhältnis: 
1 0 1 0 1 0 1 0 
I I I I 
Auf der Adresse 67B steht der Wert »55«. Diesen müs-
sen wir  folgendermaßen aufgliedern: 
5  5 
~ 
0 1 0 1 Die  Adressen  67  A und  678  ergeben damit folgendes 
Bild auf dem Bildschirm: 
1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 
I I I I I I I 
Durch den Wert auf der Adresse 69C  können wir die 
Striche wieder strecken und erhalten: 
1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 
••••••• 
Bitte beachten Sie die Abstände zwischen den Strichen. 
Nach der breiten Adresse von 67A und 67B haben wir 
wieder eine schmale Adresse m.it 67C und 67D. 
Durch die 36Adressen  in dem Programm und den nach-
folgenden 5 Adressen für die Streckung der Punkte und 
Striche ergibt sich das Foto von Bild 3.2. 
Die  Farbe  für  die  Begrenzung  und  den  Hintergrund 
legen wir mit der Adresse 648  fest.ln der Adresse steht 
folgender Wert »79«. Wir  erhalten eine Begrenzungs-
farbe mit Weiß und eine Hintergrundfarbe mit Blau. Mit 
der Begrenzungsfarbe legen wir gleichzeitig die Farbe 
für die Anzeige fest.  ln  dem Programm wurde ein  spe-
zieller Befehl  eingegeben,  der  den Wert der Begren-
zungsfarbe negient. Damit erhalten wir die Komplemen-
tärfarbe von Weiß,  nämlich Schwarz. Die Anzeige für 
das Spiel  und den Punktestand erscheint in Schwarz. 
Die  Farben  für  die Begrenzung  und  den  Hintergrund 
wurden folgendermaßen  festlegt: 
~  Begrenzung  Hintergrund 
Anzeige(neg) 
Mit der nachfolgenden Farbzusammenstellung  lassen 
sich die  Farben entsprechend ändern. Bitte beachten 
Sie  immer die Komplementärfarbe! 
Wert  Farbe 
0  Weiß 
1  Gelb 
2  Violett 
3  Rot 
4  Blaugrün 
5  Grün 
6  Blau 
7  Schwarz 
Bitte beachten Sie  unbedingt die Werte für die einzel-
nen Farben. Diese Zusammenstellung wurde nicht vom 
Autor  festgelegt, sondern vom Hersteller des program-
mierbaren Video-Interface. Trotzdem  ist diese Festle-
gung einfach!  179 180 
Die Farbe des Schlägers legen wir mitder Adresse 654 
für dieses Spiel fest. Hierbei müssen wir wieder auf die 
Eigenart des programmierbaren Video-Interface einge-
hen. Die Farben werden nach folgender Tabelle festge-
legt: 
Begrenzung  Hintergrund 
Wert  Farbe  Wert  Farbe 
0  Schwarz  8  Schwarz 
1  Blau  9  Blau 
2  Grün  A  Grün 
3  Blaugrün  B  Blaugrün 
4  Rot  c  Rot 
5  Violett  D  Violett 
6  Gelb  E  Gelb 
7  1  Weiß  F  Weiß 
Bei der Programmierung auf  der Adresse 654 haben wir 
folgenden Wert »09«.  Diesen  Wert müssen  wir  nun 
nach den Bedingungen des programmierbaren Video-
Interface aufteilen und erhalten: 
0 9 
.,........-A-..  ~ 
09 ~  0 0 ~  Q...g_1 
1 1 
Die beiden Schläger haben die Farbe Gelb. Wollen wir 
hier  eine  andere  Farbzusammenstellung  erreichen, 
müssen wir folgenden Ablauf einhalten: 
Beispiel 1 : Schläger links:  schwarz 
Schläger rechts: blau 
~7~111 
~6~110 
E  3 
....--"'---..  ~ 
Programmierung  : 0 0 1 1 1 1 1 0  ~  3E 
'--v--' ..____,_..... 
links  rechts 
Beispiel 2: Schläger links:  blaugrün  ~  4 ~  1 0 0 
Schläger rechts:grün  ~  5 ~  1 0 1 
2 5 
....--"'---..  ,.............. 
Programmierung: 0 0 1 0 0 1 0 1 ~  25 
'--v--'  ...___..._.., 
links  rechts 
Die Umwandlung von der hexa-oder sedezimalen Zahl 
in  eine duale Zahl oder umgekehrt kann  immer direkt 
erfolgen. 
Die Farbe des Schlägers legen wir mit der Adresse 655 
fest. Hierbei haben wir die gleiche Werttabelle wie die 
Schläger.  Auf  der  Adresse  655  haben  wir  folgende 
Farbe festgelegt: 
05 ~Grün 
Die  Schlägerform  läßt sich mit der Adresse  7C6 ver-
ändern. Hierbei ändern sich aber beide Schlägerformen 
gleichzeitig. Wir können auch die Breite der Schläger-
formen einfach ändern. 
Als Ziffernanzeige haben wir  zwei getrennte Darstellun-gen. Diese Darstellungen haben wir mit dem Wert »00« 
auf der Adresse 7FO  festgelegt. 
Beim  Start  des  Spieles  fliegt  der Spielball  entweder 
nach  rechts  oder nach  links. Dies  kann  ebenfalls pro-
grammiert werden. Verläßt der Spielball  das Spielfeld, 
wird ein Punkt gewertet und in einem der beiden Anzei-
genteile entsprechend angezeigt. Durch  unterschied-
liche akustische Töne nehmen wir  einen »Fehler« eben-
falls wahr. 
Trifft der Spielball die obere  oder untere Feldmarkie-
rung, wird derSpielbaU abgelenkt, wobei der Ei~allwin­
kel gleich dem Ausfallwinkel ist. Diese Programmierung 
mit dem Einfallwinkel gleich Ausfallwinkel gilt auch für. 
die beiden Spieler. 
Die Legenden  für  die einzelnen Adressen zum Ändern  • 
des Spielflusses, der  akustischen Werte und Daten sind 
im Abschnitt 3.3 gezeigt. 
3.2.2  Doppel-Tennis 
Bei  diesem Spiel verwenden wir:  die gleiche Spielfeld-
begrenzung  wie beim  Einzel-Tennis  (Abschnitt  3;2.1). 
Die  Farben  für die einzelnen Werte können wir aber 
wieder beliebig ändern. Der Abstand zwischen den bei-
den Schlägern wird über die Adressen von 7E7 bis 7EF 
bestimmt. 
Bild 3.3 zeigt ein  Doppelmatch. 
Bild 3. 2  Fernsehbild für Einzel-Tennis 
Bild 3.3  Fernsehbild  fürDoppel-T  enrÜs 
181 182 
3.2.3  Fußball 
Bild 3.4 zeigt ein Fußballspielfeld mit einem Torwart, der 
auch  Verteidiger,  Mittelfeldspieler  oder  Stürmer  sein 
kann. 
Bild 3.4  Fernsehbild für Einfach-FußbaU 
Den  Wert  für  das  Spielfeld  haben  wir  zwischen  den 
Adressen von  6A1  bis 6C4. Mit den  Adressen6C5 bis 
6C9  erweitern  wir  die  Punkte  oder Striche zu  einem 
rich~.igen  Spielfeld.  Dieses  Programmierbeispiel  kann 
mit Ubungauchvoneinem Laien programmiert werden. 
Die  Farben,  Schlägerform  und  Breite, Anzeigen  usw. 
lassen  sich wieder separat einstellen. 
Bild 3.5 zeigt ein Fußballspielfeld mit 4 Spielern. Auch 
hier können wir alle Daten für das Programm  des TV-
Computers entsprechend ändern. 
Bild  3.5  Fernsehbild für FußbaU mit vier Spielern 
3.2.4  Tischtennis 
Bild  3.6  zeigt  uns  das  Fernsehbild  eines Tischtennis-
spieles. Das besondere hierbei ist die Berechnung des 
schiefen Wurfes für den Spielball. Der Mikroprozessor 
2650  errechnet  aus  den  Daten  des  Befehlspeichers 
einen originalen Ballflug. 
Verläßt der Ball das Spielfeld odertrifft  er das Netz, wird 
entsprechend gepunktet. Geht der Ball  aus  dem rech-
ten Bildschirm, so  fällt der Ball nach der  Angabe von der 
Mitte wieder nach rechts. Trifft der rechte Spieler zum 
Beispiel das Netz, so erhält der linke Spieler nach der 
Angabe den Ball. 
Alle Daten, wie Farbe und Größe, lassen sich durch das 
Programm ändern. Bild  3.6  Fernsehbild für Tischtennis 
3.2.5  Volleyball 
Bild 3.  7  Fernsehbild für Volleyball 
Bild  3.7  zeigt uns das .  Fernsehbild  für das Volley-Ball-
spiel. Hierbei verwenden wir wieder die Befehlsstruktur 
des schiefen Wurfes. 
3.2.6  Basketball 
Beim Basketball haben wir  entweder zwei horizontale 
Schläger  (Bild  3.8)  oder  zwei  vertikale Schläger  (Bild 
3.9). Wir  verwenden  wieder  die  Befehlsstruktur  des 
schiefen  Wurfes  und  können  alle  anderen  Daten 
ändern. 
Bild 3.8  Fernsehbild für Basketball (Spiel1) 
183 Bild  3.9  Fernsehbild für Basketball  (Spiel 2) 
3.2. 7  Pinspiele 
Bei  den  Pinspielen gibt es  vier Möglichkeiten: 
Bild  3.10:  Der Ball wird  durch die Befehlsstruktur  im 
Speicher immer auf den Schläger zurückgespielt Pro 
getroffenen Pin  erhöht sich  der Zählerstand. Trifft der 
Spieler den Ball nicht, wird ein neues Spiel eröffnet. 
Bild  3.11 : Der  Ball  wird  durch  die  Befehlsstruktur  im 
Speicher nicht zurückgespielt, sondern von  der Rück-
wand  reflektiert.  Pro  getroffenen  Pin  erhöht sich  der 
Zähler  stand. Trifft der  Spieler nicht, wird ein neu  es Spiel 
1  84  eröffnet. 
Bild 3.10  Fernsehbild für Pinspiel1 
Bild  3.12: Wir haben  2 Spieler  in  der Mitte  des  Bild-
schirms.  Der Ball  wird  von  den Schlägern  reflektiert. 
Trifft der Ball einen Pin, so wird dieser ausgelöscht und 
Bild 3.11  Fernsehbild für Pinspiel 2 3.12  Fernsehbild für Pinspiel3 
der Ball zum Gegner reflektiert.  • 
Geht ein Ball hinter die Pins,  beginnt ein neues Spiel. 
Bild 3.13: Wir haben 2 Spieler und in der Mitte die Pins. 
Bild 3.13  Fernsehbild für Pinspiel4 
Die beiden Spieler müssen den Ball  im Spiel behalten. 
Geht ein Ball hinter einen Schläger, ist das Spiel been-
det. 
3.2.8  Anmerkungen zu den Spielen 
Durch die Handadapter können wir die Schläger in ver-
tikaler und  horizontaler Richtung  bewegen. Bewegen 
wir  aber  einen  Schläger  sehr  schnell  über den  Bild-
schirm, so kann der Mikroprozessor 2650 eine Reflek-
tion oder einen Treffer nicht berechnen, da die Umsetz-
geschwindigkeiten  der  Analog-Digital-Wandler  zwar 
sehr schnell, aber  für diese Vorgänge nicht  ausreichend 
sind.  Ab  einer Schlägergeschwindigkeitsveränderung 
von 1 m/s bleibt eine Berechnung wirkungslos. 
3.3  Programm für die Ballspiele 
185 Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
000  20  EORZ  Exklusiv-ODER zwischen  RO  und  RO  (RO  wird  gelöscht)  039  99  BCFR  relativer Sprung durch  Rl 
001  IB  BCTR  Befehl  für  relative  Adressierung  03A  OI  Wert  Wert  für  relativen  Sprung 
002  01  Wert  relativer  Adressenwert  03B  OI  LODZ  Register  Rl  nach  RO 
003  17  RETC  bedingter Rücksprung aus  Unterprogramm  03C  cc  STRA  absolute  Adressierung durch  RO 
004  76  PPSU  setzen  des  oberen  Programmstatuswortes  03D  IF  ADR  höherwertige  Adresse 
005  00  frei  03E  oc  ADR  niederwertige  Adresse 
006  75  CPSL  löschen  des  unteren  Programmstatuswortes  03F  OD  LODA  absoluter  Ladebefehl  durch  Rl 
007  00  frei  040  IF  ADR  höherwertige  Adresse 
008  77  PPSL  setzen  des  unteren  Programmstatuswortes  04I  5A  ADR  niederwertige  Adresse 
009  00  frei  042  OE  LODA  absoluter  Ladebefehl  durch  R2 
OOA  74  CPSU  löschen  des oberen  Programmstatuswortes  043  66  ADR  höherwertige  Adresse 
OOB  40  HALT  Mikroprozessor  2650  hält  an  und  reagiert  nur  auf  RESET  044  oc  ADR  niederwertige  Adresse 
ooc  Cl  STRZ  speichere RO  in  Rl  ab  045  EI  COMZ  Vergleich  zwischen  RO  und  Rl 
OOD  CD  STRA  speichere Wert  der  absoluten  Adresse  !n  Rl  ab  046  9A  BCFR  relativer Sprung durch R2 
OOE  7E  ADR  höherwertige  Adresse  047  07  Wert  Wert  für  relativen  Sprung 
OOF  FF  ADR  niederwertige Adresse  048  OE  LODA  absoluter  Ladebefehl  durch  R2 
0!0  F9  BDRR  Berechnung  der  relativen  Sprungadresse  in  Rl  049  66  ADR  höherwertige  Adresse 
Oll  7B  Wert  Wert  für  die  Berechnung  der  relativen  Sprungadresse  04A  OD  ADR  niederwertige  Adresse 
0!2  3F  BSTA  absoluter  Sprungbefehl  (Statusbit  abhängig)  04B  EI  COMZ  Vergleich  zwischen  RO  und  Rl 
0!3  05  ADR  höherwertige Adresse  04C  99  BCFR  relativer Sprung  durch  Rl 
0!4  7A  ADR  niederwertige Adresse  04D  OI  Wert  Wert  für  relativen  Sprung 
0!5  3F  BSTA  absoluter  Sprungbefehl  (Statusbit  abhängig)  04E  OI  LODZ  Registerinhalt  von  Rl  nach  RO 
0!6  04  ADR  höherwertige  Adresse  04F  cc  STRA  Wert  von  RO  auf  absolute Adresse 
0!7  56  ADR  niederwertige  Adresse  050  IF  ADR  höherwertige  Adresse 
0!8  oc  LODA  lade  absolut  RO  mit  nachfolgender  Adresse  05I  IC  ADR  niederwertige Adresse 
0!9  IF  ADR  höherwertige Adresse  052  OD  LODA  absoluter  Ladebefehl  durch  Rl 
OIA  50  ADR  niederwertige  Adresse  053  IF  ADR  höherwertige  Adresse 
OIB  18  BCTR  Befehl  für  relative  Adressierung  054  57  ADR  niederwertige  Adresse 
OIC  03  Wert  relativer  Adressenwert  055  OE  LODA  absoluter  Ladebefehl  durch  R2 
OID  3F  BSTA  absoluter  Sprungbefehl  (Statusbit  abhängig)  056  66  ADR  höherwertige  Adresse 
OIE  00  ADR  höherwertige Adresse  057  IO  ADR  niederwertige  Adresse 
OIF  AO  ADR  niederwertige  Adresse  058  E7  COMI  unmittelbarer Vergleich  zwischen  R3  und Wert 
020  3F  BSTA  absoluter  Sprungbefehl  (Statusbit  abhängig)  059  07  Wert  Wert  für  den  unmittelbaren  Vergleich 
021  04  ADR  höherwertige  Adresse  05A  9A  BCFR  relativ  berechneter Sprung durch  R2 
022  51  ADR  niederwertige Adresse  05B  06  Wert  Wert  für  relativen  Sprung 
023  IB  BCTR  Befehl für  relative  Adressierung  05C  E5  COMI  unmittelbarer Vergleich  zwischen  R2  und Wert 
024  70  Wert  relativer  Adressenwert  05D  60  Wert Wert  für  den  unmittelbaren  Vergleich 
025  OF  LODA  lade  absolut  R3  mit  nachfolgender  Adresse  05E  lA  BCTR  relativ  berechneter  Sprung  durch  R2 
026  IF  ADR  höherwertige  Adresse  05F  oc  Wert  Wert  für  relativen  Sprung 
027  4E  ADR  niederwertige  Adresse  060  A5  SUB!  subtrahiere  unmittelbar  Rl  von Wert 
028  OF  LODA  lade  absolut  R3  mit  nachfolgender  Adresse  061  60  Wert Wert  für  unmittelbare  Subtraktion 
029  66  ADR  höherwertige  Adresse  062  EI  COMZ  vergleiche  RO  mit  Rl 
02A  3B  ADR  niederwertige  Adresse  063  9A  BCFR  relativ berechneter Sprung durch R2 
02B  C2  STRZ  Registerinhalt  von  RO  nach  R2  064  07  Wert  Wert  für  relativen  Sprung 
02C  OB  LODR  relative Adressierung  durch  R3  065  OE  LODA  absoluter  Ladebefehl  durch  R2 
02D  IF  Wert  Wert  für  relative Adressierung  066  66  ADR  höherwertige  Adresse 
02E  59  BRNR  relative  Adressierung  durch  Rl  067  OE  ADR  niederwertige  Adresse 
02F  OE  Wert  Wert  für  relative  Adressierung  068  EI  COMZ  vergleiche  RO  mit  Rl 
030  66  lORI  unmittelbare Adressierung durch R2  069  99  BCFR  relativ  berechneter  Sprung  durch  Rl 
031  oc  Wert  Wert  für unmittelbare Adressierung  06A  01  Wert Wert  für  relativen  Sprung 
032  EI  COMZ  Befehl  für  Vergleich  zwischen  RO  und  Rl  06B  01  LODZ  Inhalt  von  Rl  nach  RO 
033  9A  BCFR  relativer Sprung von  R2  06C  cc  STRA  absolute Adressierung, Wert von  RO  nach ADR 
034  07  Wert  Wert  für  relativen  Sprung  06D  IF  ADR  höherwertige  Adresse 
035  OE  LODA  absoluter  Ladebefehl  für  Register  R2 
06E  OA  ADR  niederwertige  Adresse 
036  66  ADR  höherwertige  Adresse  06F  OD  LODA  absoluter  Ladebefehl,  Wert  auf  Rl 
186 
037  OD  ADR  niederwertige Adresse  070  IF  ADR  höherwertige  Adresse 
038  EI  COMZ  Vergleich  zwischen RO  und  Rl 
071  58  ADR  niederwertige  Adresse Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
072  OE  LODA  absoluter  Ladebefehl,  Wert  nach  R2  OAA  OF  ADR  niederwertige  Adresse 
073  66  ADR  höherwertige  Adresse  OAB  1S  BCTR  relativ berechnete Speicheradresse  durch RO 
074  OF  ADR  niederwertige  Adresse  OAC  02  Wert  Wert  der  relativen  Adressierung 
075  E7  COMI  unmittelbarer Vergleich  zwischen  R3  und Wert  OAD  F9  BDRR  relativ  berechnete  Speicheradresse  zwischen  R1  und Wert 
076  07  Wert  Wert  für  unmittelbaren  Vergleich  OAE  03  Wert  Wert  der  relativen  Speicheradresse 
077  9A  BCFR  relativ berechneter Sprung durch R2  OAF  cc  STRA  speichere  Inhalt  von RO  nach  absoluter  Adresse 
07S  06  Wert Wert  für  relativen  Sprung  OBO  1F  ADR  höherwertige  Adresse 
079  E5  COMI  unmittelbarer Vergleich  zwischen  R1  und Wert  OB1  C7  ADR  niederwertige  Adresse 
07A  es  Wert  Wert  für  unmittelbaren  Vergleich  OB2  C9  STRR  Inhalt  von  R1  auf  berechnete  relative  Adresse 
07B  19  BCTR  relativ  berechneter Sprung durch R1  OB3  F5  Wert Wert  für  relative Adresse 
07C  oc  Wert Wert  für  relativen Sprung  OB4  oc  LODA  absolut  adressierter Adressenwert  nach  RO 
07D  S5  ADDI  UND-Verknüpfung  zwischen R1  und Wert  OB5  1F  ADR  höherwertige  Adresse 
07E  37  Wert  Wert  für  unmittelbare UND-Verknüpfung  OB6  62  ADR  niederwertige  Adresse 
07F  E1  COMZ  Vergleich  zwischen  RO  und  R1  OB7  1S  BCTR  relativ  berechneter  Adressenwert  durch  RO  und Wert 
oso  99  BCFR  relativ  berechneter  Sprung durch R1  OBS  OD  Wert Wert  für  relative Adresse 
OS1  07  Wert  Wert  für  relativen  Sprung  OB9  S4  ADDI  unmittelbare  Addition  von  RO  mit  Wert 
OS2  OE  LODA  absoluter  Ladebefehl  durch  R2  OBA  FF  Wert  Wert  für  unmittelbare  Addition 
OS3  66  ADR  höherwertige Adresse  OBB  es  STRR  Inhalt  von  RO  auf berechnete  relative  Adresse 
OS4  11  ADR  niederwertige Adresse  OBC  FS  Wert  Wert  für  relative Adresse 
OS5  E1  COMZ  Vergleich  zwischen  RO  und  R1  OBD  44  ANDI  unmittelbare UND-Verknüpfung zwischen RO  und Wert 
OS6  9A  BCFR  relativ  berechneter  Sprung durch R2  OBE  03  Wert  Wert  für unmittelbare UND-Verknüpfung 
OS7  01  Wert  Wert  für  relativen  Sprung  OBF  9S  BCFR  relativ  berechnete  Speicheradresse  zwischen  RO  und Wert 
088  01  LODZ  lade  Inhalt  von  R1  nach  RO  oco  04  Wert Wert  für  relative Speicheradresse 
OS9  cc  STRA  absolute  Adressierung,  Wert  von  RO  auf  Adresse  OC1  04  LODI  lade Wert  unmittelbar  nach  RO 
OSA  1F  ADR  höherwertige Adresse  OC2  2S  Wert Wert  für unmittelbare Ladung 
OSB  1A  ADR  niederwertige Adresse  OC3  es  STRR  Inhalt  von RO  auf berechnete  relative  Adresse 
OSC  17  RETC  bedingter Rücksprung  aus  dem  Unterprogramm  OC4  EB  Wert Wert  für  relative Adresse 
OSD  06  LODI  unmittelbares Laden  von  R2  durch Wert  OC5  17  RETC  bedingter Sprung aus  dem Unterprogramm 
OSE  01  Wert  Wert  für  unmittelbares Laden  OC6  OD  LODA  absolut  adressierter Adressenwert  nach  R1 
OSF  04  LODI  unmittelbares  Laden  von  RO  durch Wert  OC7  1F  ADR  höherwertige  Adresse 
090  04  Wert  Wert  für  unmittelbares  Laden  OCS  4C  ADR  niederwertige  Adresse 
091  4C  ANDA  absolute  Adressierung  und UND-Verknüpfung  von  RO  OC9  E5  COMI  unmittelbarer Vergleich  zwischen  R1  und Wert 
092  1F  ADR  höherwertige  Adresse  OCA  D2  Wert  Wert  für unmittelbaren  Vergleich 
093  65  ADR  niederwertige  Adresse  OCB  19  BCTR' '  relativ  berechneter  Sprung  von  Rl  und Wert 
094  62  IORZ  UND-Verknüpfung  zwischen RO  und R2  occ  13  Wert  Wert  für  relativen  Sprung 
095  es  STRR  relative  Speicherung  durch  RO  OCD  6C  IORA  Inklusiv-ODER zwischen  absoluter  Adresse  und RO 
096  F6  Wert  Wert  für  relative Speicherung  OCE  lF  ADR  höherwertige  Adresse 
097  17  RETC  bedingter Rücksprung  aus  dem  Unterprogramm  OCF  CA  ADR  niederwertige  ·Adresse 
09S  06  LODI  unmittelbares  Laden  von  R2  mit Wert  ODO  C2  STRZ  speichere  R2  in RO  ab 
099  02  Wert  Wert  für  unmittelbares  Laden  ODl  46  ANDI  unmittelbare UND-Verknüpfung  zwischen R2  und Wert 
09A  1B  BCTR  unbedingter  relativer  Sprung  OD2  01  Wert  Wert  für  unmittelbare  UND-Verknüpfung 
09B  73  Wert  Wert  für  relativen  Sprung  OD3  1S  BCTR  relativ  berechnete  Speicheradresse  zwischen  RO  und Wert 
09C  06  LODI  unmittelbares Laden  von  R2  mit Wert  OD4  7S  Wert  Wert  für  relative  Speicheradresse 
09D  03  Wert  Wert  für  unmittelbares  Laden  OD5  OD  LODA  absolut  adressierter Wert  nach  R1 
09E  1B  BCTR  unbedingter  relativer  Sprung  OD6  1F  ADR  höherwertige  Adresse 
09F  6F  Wert  Wert  für  relativen  Sprung  OD7  CB  ADR  niederwertige  Adresse 
OAO  20  EORZ  Exklusiv-ODER  zwischen  RO  und  RO  (RO  wird  gelöscht)  ODS  CD  STRA  speichere  R1  auf  absoluter  Adresse  ab 
OA1  05  LODI  unmittelbares  Laden  von  R1  mit Wert  OD9  1F  ADR  höherwertige  Adresse 
OA2  02  Wert  Wert  für unmittelbares Laden  ODA  54  ADR  niederwertige  Adresse 
OA3  CD  STRA  Wert  des  absoluten  Speicherplatzes  nach  R1  ODB  6S  IORR  relatives  Inklusiv-ODER  zwischen  RO  und Wert 
OA4  7F  ADR  höherwertige  Adresse  ODC  F1  Wert  Wert  für  relative Verknüpfung 
OA5  62  ABR  niederwertige  Adresse  ODD  cc  STRA  speichere  Inhalt  von  RO  auf  absolute  Adresse 
OA6  F9  BDRR  relativ berechneter Sprung  durch R1  ODE  1F  ADR  höherwertige  Adresse 
OA7  7B  Wert  Wert  für  relativen  Sprung  ODF  53  ADR  niederwertige  Adresse 
OAS  OD  LODA  lade  R1  in  absolut  adressierten  Speicherplatz  OEO  OF  LODA  absolut  adressierter Wert  nach  R3 
OA9  1F  ADR  höherwertige Adresse  OE1  lF  ADR  höherwertige  Adresse 
OE2  4E  ADR  niederwertige  Adresse  187 Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
OE3  OB  LODR  relativer  Ladebefehl  zwischen  RO  und Wert  11C  E4  COMI  unmittelbarer Vergleich  zwischen  RO  und Wert 
OE4  F9  Wert  Wert  für  relative  Adresse  11D  OF  Wert  Wert  für  Vergleich 
OE5  44  ANDI  unmittelbare  UND-Verknüpfung  zwischen RO  und Wert  11E  3D  BSTA  absolute  Adressierung 
OE6  10  Wert  Wert  für  UND-Verknüpfung  11F  00  ADR  höherwertige  Adresse 
OE7  lB  BCTR  relativ  berechnete  Speicheradresse  zwischen  RO  und Wert  120  9C  ADR  niederwertige  Adresse 
OEB  05  Wert  Wert  für  relative  Speicheradresse  121  oc  LODA  absolut adressierter Wert  nach  RO 
OE9  3F  BSTA  absolute  Sprungadresse  122  lF  ADR  höherwertige Adresse 
OEA  02  ADR  höherwertige Adresse  123  63  ADR  niederwertige  Adresse 
OEB  77  ADR  niederwertige  Adresse  124  9B  BCFR  relativ  berechneter  Speichersprung 
OEC  lB  BCTR  relativ berechnete  Speicheradresse  125  E2  Wert Wert  für  Berechnung 
OED  OB  Wert Wert  für  relative  Speicheradresse  126  E6  COMI  unmittelbarer Vergleich zwischen  R2  und Wert 
OEE  OE  LODA  absolut  adressierter Wert  nach  R2  127  04  Wert  Wert  für  Vergleich 
OEF  lF  ADR  höherwertige  Adresse  12B  9B  BCFR  relativ  berechneter  Speichersprung 
OFO  54  ADR  niederwertige  Adresse  129  04  Wert  Wert  für  Berechnung 
OFl  46  ANDI  unmittelbare UND-Verknüpfung  zwischen R2  und Wert  12A  3B  BSTR  relativ  berechneter  Sprung 
OF2  DA  Wert  Wert  für  UND-Verknüpfung  12B  3E  Wert  Wert  für  Berechnung 
OF3  BC  BSFA  absoluter  Sprung  12C  lB  BCTR  relativ  berechneter  Sprung 
OF4  01  ADR  höherwertige  Adresse  12D  06  Wert Wert  für  Berechnung 
OF5  C5  ADR  niederwertige  Adresse  12E  E6  COMI  unmittelbarer Vergleich  zwischen  R2  und Wert 
OF6  OE  LODA  absolut  adressierter Wert  nach  R2  12F  05  Wert  Wert  für  Vergleich 
OF7  lF  ADR  höherwertige Adresse  130  9B  BCFR  relativ berechneter  Sprung 
OFB  4F  ADR  niederwertige  Adresse  131  31  Wert  Wert  für  Berechnung 
OF9  E6  COMI  unmittelbarer Vergleich  zwischen  R2  und Wert  132  3B  BSTR  relativ berechneter  Sprung 
OFA  01  Wert  Wert  für  Vergleich  133  E3  Wert  Wert  für  Berechnung 
OFB  9B  BCFR  relativ berechnete  Speicheradresse  zwischen  RO  und Wert  134  oc  LODA  absolute Adressierung,  Inhalt nach RO 
OFC  04  Wert  Wert  für  Berechnung  135  lF  ADR  höherwertige Adresse 
OFD  3B  BSTR  relativ  berechnete  Speicheradresse  136  65  ADR  niederwertige  Adresse 
OFE  90  Wert Wert  für  Berechnung  137  44  ANDI  unmittelbare UND-Verknüpfung  von  RO  mit Wert 
OFF  1B  BCTR  relativ  berechneter  Sprung  13B  04  Wert  Wert  für  UND-Verknüpfung 
100  B7  Wert Wert  für  Berechnung  139  1B  BCTR  relativ  berechnete  Speicheradresse 
101  E6  COMI  unmittelbarer  Vergleich  zwischen  R2  und Wert  13A  04  Wert  Wert  für  Berechnung 
102  03  Wert  Wert  für Vergleich  13B  06  LODI  lade Wert  in R2 
103  9B  BCFR  relativ berechneter  Speichersprung  13C  00  Wert  Wert  für  R2 
104  05  Wert  Wert  für Berechnung  13D  1B  BCTR  relativ  berechnete  Speicheradresse 
105  3B  BSTR  relativ  berechnete Adresse  13E  02  Wert  Wert  für  Berechnung 
106  9B  Wert  Wert  für  Berechnung  13F  06  LODI  lade Wert  in R2 
107  1F  BCTA  absolute  Adressierung  140  04  Wert  Wert  für  R2 
10B  01  ADR  höherwertige  Adresse  141  OE  LODA  absolute  Adressierung,  Inhalt nach  R2 
109  63  ADR  niederwertige  Adresse  142  7E  ADR  höherwertige  Adresse 
lOA  E6  COMI  unmittelbarer Vergleich  zwischen  R2  und Wert  143  BB  ADR  niederwertige  Adresse 
lOB  02  Wert  Wert  für  Vergleich  144  6E  IORA  absolute  Speicheradressierung mit  Inklusiv-ODER 
10C  9B  BCFR  relativ  berechnete Adresse  145  7E  ADR  höherwertige  Adresse 
10D  13  Wert  Wert  für  Berechnung  146  BA  ADR  niederwertige  Adresse 
10E  3F  BSTA  absolute  Adressierung  147  44  ANDI  unmittelbare  UND-Verknüpfung  von  RO  mit Wert 
lOF  00  ADR  höherwertige Adresse  14B  BO  Wert  Wert  für  Verknüpfung 
110  BD  ADR  niederwertige  Adresse  149  cc  STRA  lade  RO  auf  absolut adressierten  Speicherplatz 
111  oc  LODA  absolut adressierter Wert  nach  RO  14A  lF  ADR  höherwertige  Adresse 
112  1F  ADR  höherwertige  Adresse  14B  69  ADR  niederwertige  Adresse 
113  61  ADR  niederwertige  Adresse  14C  OE  LODA  absolut adressierter Speicherplatz nach  R2 
114  E4  COMI  unmittelbarer  Vergleich  zwischen  RO  und Wert  14D  7E  ADR  höherwertige  Adresse 
115  07  Wert  Wert  für Vergleich  14E  B9  ADR  niederwertige  Adresse 
116  3D  BSTA  absolute  Adressierung  14F  3A  BSTR  relativ  berechneter  Sprung 
117  00  ADR  höherwertige Adresse  150  CE  Wert  Wert  für  Berechnung 
11B  9B  ADR  niederwertige  Adresse  151  OB  LODR  relativ berechneter Speicherplatz  nach  RO 
119  oc  LODA  absolut  adressierter Wert  nach  RO  152  F7  Wert  Wert  für  Berechnung 
11A  lF  ADR  höherwertige  Adresse  153  EC  COMA  absolute  Adressierung  und Vergleich mit  RO 
188  llB  61  ADR  niederwertige  Adressll  154  1F  ADR  höherwertige  Aresse Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
155  6A  ADR  niederwertige  Adresse  !BF  9B  BCFR  relativ  berechnete  Speicheradresse 
156  lB  BCTR  relativ berechnete Adressierung mit  RO  190  11  Wert  Wert  für  Berechnung 
!57  OB  Wert  Wert  zur  Berechnung  191  OB  LODR  relatives Laden  der  berechneten  Speicheradresse  von  RO 
15B  CB  STRR  relativ berechnete  Speicheradresse  192  BD  Wert  Wert  zur Berechnung 
!59  FA  Wert  Wert  zur Berechnung  193  B4  ADDI  unmittelbare Addition zwischen  RO  und Wert 
15A  OD  LODA  absolut  adressierter Speicherplatz  nach  Rl  194  01  Wert  Wert  für  Addition 
15B  !F  ADR  höherwertige Adresse  195  EF  COMA  absolut adressierter  Speicherplatz mit  R3  vergleichen 
!5C  66  ADR  niederwertige  Adresse  196  61  ADR  höherwertige  Adresse 
15D  OD  LODA  absolute  Adressierung,  Inhalt  nach  Rl  197  BC  ADR  niederwertige  Adresse 
15E  61  ADR  höherwertige  Adresse  19B  lA  BCTR  relativ  berechnete  Speicheradresse 
15F  B9  ADR  niederwertige  Adresse  199  05  Wert  Wert  für  Berechnung 
160  cc  STRA  RO  nach  absolut  adressiertem  Speicherplatz  19A  E4  COMI  unmittelbarer Vergleich  zwischen  RO  und Wert 
161  !F  ADR  höherwertige  Adresse  19B  OE  Wert  Wert  für Vergleich 
162  66  ADR  niederwertige  Adresse  !9C  19  BCTR  relativ  berechnete  Speicheradresse 
163  3F  BSTA  absoluter Speichersprung  19D  01  Wert Wert  für  Berechnung 
164  02  ADR  höherwertige Adresse  19E  17  RETC  Rücksprung aus  dem  Unterprogramm 
165  AB  ADR  niederwertige  Adresse  19F  cc  STRA  lade  RO  auf  absolut adressierter Speicheradresse 
166  OD  LODA  absolute Adressierung,  Inhalt  nach  Rl  lAD  !F  ADR  höherwertige Adresse 
167  IF  ADR  höherwertige  Adresse  !Al  5E  ADR  niederwertige  Adresse 
16B  65  ADR  niederwertige  Adresse  1A2  17  RETC  Rücksprung aus  dem  Unterprogramm 
169  3F  BSTA  absoluter  Speichersprung  1A3  OD  LODA  absolute  Adressierung,  Inhalt  nach  Rl 
16A  01  ADR  höherwertige Adresse  1A4  17  ADR  höherwertige  Adresse 
16B  BI  ADR  niederwertige  Adresse  1A5  66  ADR  niederwertige  Adresse 
!6C  oc  STRA  RO  nach  absolut  adressiertem  Speicherplatz  1A6  36  RETE  Rücksprung  aus  dem  Unterprogramm 
16D  IF  ADR  höherwertige  Adresse  1A7  09  LODR  relativ berechnete  Speicheradresse 
16E  52  ADR  niederwertige  Adresse  ~  lAB  OB  Wert  Wert  für  Berechnung 
16F  BD  ADDA  absolut  adressierter  Speicherplatz  addiert mit  Rl  1A9  B4  ADDI  unmittelbare Addition zwischen RO  und Wert 
170  62  ADR  höherwertige  Adresse  IAA  BD  Wert  Wert  für  Addition 
171  53  ADR  niederwertige  Adresse  lAB  62  IORZ  Inklusiv-ODER  zwischen  RO  und R2 
172  CB  STRR  RO  nach  relativ  berechneter Speicheradresse  !AC  32  REDC  PORT  C  nach R2 
173  F9  Wert Wert  für  Berechnung  lAD  cc  STRA  lade  RO  auf absolut  adressierter  Speicheradresse 
174  OF  LODA  absolute  Adressierung,  Inhalt  nach  R3  IAE  IF  ADR  höherwertige  Adresse 
175  IF  ADR  höherwertige  Adresse  IAF  4C  ADR  niederwertige  Adresse 
176  4E  ADR  niederwertige  Adresse  IBO  17  RETC  Rücksprung aus  dem  Unterprogramm 
177  OF  LODA  absolute  Adressierung,  Inhalt nach  R3  !BI  oc  LODA  absolute  Adressierung,  Inhalt  nach  RO 
17B  67  ADR  höherwertige  Adresse  1B2  !F  ADR  höherwertige  Adresse 
179  EF  ADR  niederwertige  Adresse  !B3  5C  ADR  niederwertige  Adresse 
17A  44  ANDI  unmittelbarer  Vergleich  zwischen RO  und Wert  1B4  44  ANDI  unmittelbare UND-Verknüpfung  zwischen  RO  und Wert 
17B  3C  Wert  Wert  für  Vergleich  !B5  01  Wert  Wert  für  Verknüpfung 
17C  lB  BCTR  relativ  berechnete  Speicheradresse  !B6  Dl  RRL  verschiebe  RO  um  eine Stelle nach  links 
17D  25  Wert  Wert  für  Berechnung  1B7  61  IORZ  Inklusiv-ODER  zwischen  RO  und  Rl 
17E  OB  LODR  relativ berechnete  Speicheradresse  IBB  17  RETC  Rücksprung aus  dem  Unterprogramm 
17F  AO  Wert  Wert  für  Berechnung  !B9  02  Wert  Berechnungswert  für die Flugbahn  des  Balles 
IBO  BB  ADDR  relativ berechnete  Adressierung mit  Addition  von  RO  !BA  03  Wert  Berechnungswert  für  die  Flugbahn  des  Balles 
!BI  AC  Wert  Wert  für  Berechnung  IBB  00  Wert  Berechnungswert  für  die  Flugbahn  des  Balles 
1B2  E4  COMI  unmittelbarer Vergleich  zwischen  RO  und Wert  IBC  01  Wert  Berechnungswert  für  die. Flugbahn  des Balles 
1B3  lB  Wert  Wert  für  Vergleich  IBD  06  Wert  Berechnungswert  für  die  Flugbahn  des  Balles 
1B4  19  BCTR  relativ  berechneter  Speichersprung  !BE  07  Wert  Berechnungswert  für  die Flugbahn  des  Balles 
1B5  02  Wert  Wert  für  Berechnung  IBF  04  Wert  Berechnungswert  für  die  Flugbahn  des Balles 
1B6  04  LODI  unmittelbare Ladung  von  RO  mit Wert  !CO  05  Wert  Berechnungswert  für  die  Flugbahn  des Balles 
1B7  19  Wert  Wert  für  Ladung  !Cl  06  Wert  Berechnungswert  für die Flugbahn  des  Balles 
!BB  CB  STRR  RO  nach  relativ berechneter  Speicheradresse  !C2  06  Wert  Berechnungswert  für  die Flugbahn  des  Balles 
1B9  A4  Wert  Wert  für  Berechnung  !C3  07  Wert  Berechnungswert  für die Flugbahn  des  Balles 
!BA  04  LODI  unmittelbares  Laden  des Wertes  nach  RO  !C4  OB  Wert  Berechnungswert  für  die  Flugbahn  des  Balles 
IBB  07  Wert  Wert  für  Ladung  !C5  3F  BSTA  absolut  adressierte Adresse,  bei  CCO  oder CCI 
IBC  4C  ANDA  UND-Verknüpfung  zwischen  absoluter  Adresse  und  RO  !C6  02  ADR  höherwertige  Adresse 
189  IBD  IF  ADR  höherwertige  Adresse  !C7  63  ADR  niederwertige  Adresse 
!BE  5C  ADR  niederwertige  Adresse Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
1C8  46  ANDI  UND-Verknüpfung  zwischen  R2  und Wert  201  17  RETC  Rücksprung  aus  dem  Unterprogramm 
1C9  02  Wert  Wert  für  Verknüpfung  202  OE  LODA  Wert  der  absoluten  Adresse  nach  R2 
lCA  18  BCTR  relativ  errechnete Adresse  bei  CCO  oder  CCl  203  7F  ADR  höherwertige  Adresse 
lCB  02  Wert  Wert  für  Berechnung  204  OA  ADR  niederwertige Adresse 
lCC  06  LODI  unmittelbare Ladung  von Wert  in  R2  205  AC  SUBA  subtrahiere  von  absoluter Adresse  den Wert  von  RO 
lCD  10  Wert  Wert  für Ladung  206  lF  ADR  höherwertige  Adresse 
lCE  OF  LODA  Wert  der  absoluten  Adresse  nach  R3  207  4A  ADR  niederwertige Adresse 
lCF  67  ADR  höherwertige  Adresse  208  84  ADDI  addiere RO  unmittelbar mit Wert 
lDO  C5  ADR  niederwertige  Adresse  209  01  Wert Wert  für  die Addition 
lDl  E4  COMI  unmittelbarer Vergleich  zwischen  RO  und Wert  20A  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert 
1D2  14  Wert  Wert  für  Vergleich  20B  OF  Wert  Wert  der Verknüpfung 
1D3  18  BCTR  relativ  errechnete Adresse  bei  CCO  oder  CCl  20C  oc  LODA  absolut adressierter Speicherplatz  nach  RO 
1D4  2D  Wert Wert  für  Berechnung  20D  62  ADR  höherwertige  Adresse 
1D5  OE  LODA  Wert'  der  absoluten  Adresse  nach  R2  20E  42  ADR  niederwertige  Adresse 
1D6  7F  ADR  höherwertige  Adresse  20F  cc  STRA  RO  nach  absolut  adressiertem  Speicherplatz 
1D7  oc  ADR  niederwertige Adresse  210  lF  ADR  höherwertige  Adresse 
1D8  AB  SUBR  subtrahiere  relativ  berechnete Adresse von RO  211  65  ADR  niederwertige  Adresse 
1D9  D4  Wert Wert  zur Berechnung  212  08  LODR  relativ berechnete Adresse 
lDA  oc  LODA  Wert  der  absoluten  Adresse  nach  R2  213  D3  Wert  Wert  für  Berechnung 
lDB  62  ADR  höherwertige  Adresse  214  24  EORI  unmittelbares  Exklusiv-ODER  zwischen  RO  und Wert 
lDC  42  ADR  niederwertige  Adresse  215  07  Wert  Wert  für  Verknüpfung 
lDD  es  STRR  speichere  RO  in  relativ  berechneter  Adresse  ab  216  es  STRR  RO  nach  relativ  berechneter  Adresse 
lDE  88  Wert  Wert  für  Berechnung  217  CF  Wert  Wert  für  Berechnung 
lDF  OF  LODA  Wert  der  absoluten  Adresse  nach  R3  218  oc  LODA  absolut  adressierter  Speicherplatz  nach  RO 
lEO  67  lORI  unmittelbares  Inklusiv-ODER zwischen  R3  und Wert  219  lF  ADR  höherwertige  Adresse 
lEl  EF  Wert  Wert  für  Inklusiv-ODER  21A  4E  ADR  niederwertige Adresse 
1E2  44  ANDI  unmittelbare  UND-Verknüpfung  zwischen  RO  und Wert  21B  OF  LODA  absolut  adressierter  Speicherplatz  nach  R3 
1E3  3C  Wert  Wert  für  UND-Verknüpfung  21C  67  ADR  höherwertige  Adresse 
1E4  18  BCTR  relativ  berechnete  Adresse  bei  CCO  und CCl  21D  E7  ADR  niederwertige  Adresse 
1E5  oc  Wert  Wert  für  Berechnung  21E  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert 
1E6  OD  LODA  Wert  der  absoluten  Adresse  nach  Rl  21F  3C  Wert  Wert  für  Verknüpfung 
1E7  lF  ADR  höherwertige  Adresse  220  14  RETC  Rücksprung  aus  dem  Unterprogramm 
lEB  66  ADR  niederwertige  Adresse  221  08  LODR  relativ berechnete Adresse 
1E9  Dl  RRL  verschiebe  Rl  um  eine  Stelle  nach  links  222  CD  Wert  Wert  für  Berechnung 
lEA  08  LODR  RO  nach  relativ  errechnetem  Speicherplatz  223  24  EORI  Exklusiv-ODER  zwischen  RO  und  unmittelbarem Wert 
lEB  84  Wert  Wert  für  Berechnung  224  FF  Wert  Wert  für  Vergleich 
lEC  BD  ADDA  addiere  R3 mit  absolut  adressiertem  Speicherplatz  225  84  ADDI  addiere  RO  zum  unmittelbaren Wert 
lED  62  ADR  höherwertige  Adresse  226  01  Wert Wert  für  Addition 
lEE  32  ADR  niederwertige  Adresse  227  es  STRR  RO  nach  relativ berechneter Adresse 
lEF  cc  STRA  lade  RO  auf  absolut adressiertem  Speicherplatz  228  C7  Wert Wert  für  Berechnung 
lFO  lF  ADR  höherwertige  Adresse  229  17  RETC  Rücksprung  aus  dem  Unterprogramm 
lFl  5E  ADR  niederwertige  Adresse  22A  oc  LODA  absolut  adressierter Speicherplatz nach  RO 
1F2  OD  LODA  Wert  der  absoluten  Adresse  nach  Rl  22B  lF  ADR  höherwertige  Adresse 
1F3  lF  ADR  höherwertige  Adresse  22C  65  ADR  nieder.wertige  Adresse 
1F4  65  ADR  niederwertige Adresse  22D  24  EORI  Exklusiv-ODER  zwischen  RO  und  unmittelbarem Wert 
1F5  02  LODZ  Wert  von  R2  nach  RO  22E  04  Wert  Wert  für  Verknüpfung 
1F6  18  BCTR  relativ  berechneter  Speicherplatz  durch RO  22F  es  STRR  RO  nach  relativ berechneter Adresse 
1F7  05  Wert  Wert  für  Berechnung  230  FA  Wert Wert  für  Berechnung 
1F8  45  ANDI  UND-Verknüpfung  zwischen  Rl  und  berechneter  Adresse  231  17  RETC  Rücksprung  aus  Unterprogramm 
1F9  04  Wert  Wert  für Berechnung  232  FE  Wert  Wert  zur Berechnung der  Kollisionen 
lFA  98  BCFR  relativ  berechnete Adresse  von  RO  233  FE  Wert  Wert  zur Berechnung der  Kollisionen 
lFB  2E  Wert  Wert  für Berechnung  234  FE  Wert  Wert  zur Berechnung der  Kollisionen 
lFC  17  RETC  Rücksprung  aus  dem  Unterprogramm  235  FE  Wert  Wert  zur Berechnung der  Kollisionen 
lFD  45  ANDI  UND-Verknüpfung  zwischen Rl  und berechneter Adresse  236  FE  Wert  Wert  zur Berechnung der  Kollisionen 
lFE  04  Wert  Wert  für Berechnung  237  FE  Wert  Wert  zur Berechnung der  Kollisionen 
190 
lFF  18  BCTR  relativ  berechneter  Speicherplatz  durch  RO  238  00  Wert  Wert  zur Berechnung der  Kollisionen 
200  29  Wert  Wert  für  Berechnung  239  00  Wert  Wert  zur Berechnung der Kollisionen Adresse  Inhalt  Bemerkung  Aresse  Inhalt  Bemerkung 
23A  00  Wert  Wert  zur Berechnung  der  Kollisionen  273  cc  STRA  RO  auf  absolut adressierten  Speicherplatz 
23B  00  Wert  Wert  zur Berechnung  der  Kollisionen  274  !F  ADR  höherwertige  Adresse 
23C  01  Wert  Wert  zur  Berechnung  der  Kollisionen  275  OF  ADR  niederwertige  Adresse 
23D  01  Wert  Wert  zur  Berechnung  der  Kollisionen  276  17  RETC  Rücksprung  aus  Unterprogramm 
23E  02  Wert  Wert  zur  Berechnung  der  Kollisionen  277  3B  BSTR  relativ  berechnete  Speicheradresse 
23F  01  Wert  Wert  zur  Berechnung  der  Kollisionen  278  6A  Wert  Wert  für  Berechnung 
240  02  Wert  Wert  zur  Berechnung  der  Kollisionen  279  OD  LODA  absolut  adressierter  Speicherplatz  auf  Rl 
241  02  Wert  Wert  zur Berechnung  der  Kollisionen  27A  !F  ADR  höherwertige  Adresse 
242  07  Wert  Wert  zur  Berechnung  der  Kollisionen  27B  4C  ADR  niederwertige Adresse 
243  07  Wert  Wert  zur Berechnung  der  Kollisionen  27C  E5  COMI  Vergleich  zwischen  Rl  und  unmittelbarem Wert 
244  07  Wert  Wert  zur  Berechnung  der  Kollisionen  27D  19  Wert Wert  für  Vergleich 
245  06  Wert  Wert  zur  Berechnung  der  Kollisionen  27E  lA  BCTR  relativ  berechnete  Speicheradresse 
246  06  Wert  Wert  zur Berechnung  der  Kollisionen  27F  04  Wert  Wert  für  Berechnung 
247  05  Wert  Wert  zur Berechnung  der  Kollisionen  280  E5  COMI  Vergleich  zwischen  Rl  und  unmittelbarem Wert 
248  05  Wert  Wert  zur Berechnung  der  KollisionEin  281  B3  Wert  Wert  für  Vergleich 
249  05  Wert  Wert  zur Berechnung  der  Kollisionen  282  99  BCFR  relativ  berechnete  Speicheradresse 
24A  04  Wert  Wert  zur Berechnung  der  Kollisionen  283  10  Wert  Wert  für  Berechnung 
24B  03  Wert  Wert  zur Berechnung der  Kollisionen  284  CD  STRA  speichere  Rl  auf  absolut  adressierten  Speicherplatz  ab 
24C  02  Wert  Wert  zur Berechnung  der  Kollisionen  285  !F  ADR  höherwertige  Adresse 
24D  02  Wert  Wert  zur  Berechnung  der  Kollisionen  286  63  ADR  niederwertige  Adresse 
24E  02  Wert  Wert  zur  Berechnung  der  Kollisionen  287  CD  STRA  speichere  Rl  auf  absolut  adressierten  Speicherplatz  ab 
24F  01  Wert  Wert  zur Berechnung  der  Kollisionen  288  !F  ADR  höherwertige  Adresse 
250  01  Wert  Wert  zur Berechnung der  Kollisionen  289  64  ADR  niederwertige Adresse 
251  00  Wert  Wert  zur Berechnung der  Kollisionen  28A  OF  LODA  absolut  adressierter  Speiellerplatz  auf  R3 
252  00  Wert  Wert  zur Berechnung der  Kollisionen  28B  65  ADR  höherwertige  Adresse 
253  00  Wert  Wert  zur Berechnung der K~llisionen  2BC  FF  ADR  niederwertige Adresse 
254  00  Wert  Wert  zur Berechnung der  Kollisionen  2BD  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert 
255  FF  Wert  Wert  zur Berechnung der  Kollisionen  2BE  80  Wert  Wert  für Verknüpfung 
256  FF  Wert  Wert  zur Berechnung  der  Kollisionen  2BF  !C  BCTA  springe  auf  absol.  Adresse,  wenn  CCO  und  CC!  erfüllt 
257  FE  Wert  Wert  zur  Berechnung  der  Kollisionen  290  02  ADR  höherwertige  Adresse 
258  FF  Wert  Wert  zur Berechnung  der  Kollisionen  291  12  ADR  niederwertige  Adresse 
259  FE  Wert  Wert  zur Berechnung  der  Kollisionen  292  3B  BSTR  relativ berechnete  Speicheradresse 
25A  FE  Wert  Wert  zur Berechnung  der Kollisionen  293  FC  Wert  Wert  für  Berechnung 
25B  00  Wert  Wert  zur Berechnung der  Kollisionen  294  OD  LODA  absolut  adressierter  Speicherplatz  nach  Rl 
25C  00  Wert  Wert  zur Berechnung der  Kollisionen  295  !F  ADR  höherwertige  Adresse 
25D  01  Wert  Wert  zur Berechnung  der  Kollisionen  296  4A  ADR  niederwertige  Adresse 
25E  01  Wert  Wert  zur Berechnung  der  Kollisionen  297  E5  COMI  Vergleich  zwischen  Rl  und  unmittelbarem  Wert 
25F  02  Wert  Wert  zur  Berechnung  der  Kollisionen  298  !B  Wert  Wert  für  Vergleich 
260  01  Wert  Wert  zur  Berechnung  der  Kollisionen  299  lA  BCTR  relativ  berechnete  Adresse 
261  02  Wert  Wert  zur Berechnung  der  Kollisionen  29A  OB  Wert  Wert  für  Berechnung 
262  02  Wert  Wert  zur  Berechnung  der  Kollisionen  29B  E5  COMI  Vergleich  zwischen  Rl  und  unmittelbarem  Wert 
263  oc  LODA  absolut  adressierter  Speicherplatz  nach  RO  29C  87  Wert  Wert  für  Vergleich 
264  !F  ADR  höherwertige  Adresse  29D  19  BCTR  relativ  berechnete Adresse 
265  61  ADR  niederwertige  Adresse  29E  01  Wert  Wert  für  Berechnung 
266  84  ADDI  Addition  zwischen  RO  und  unmittelbarem Wert  29F  17  RETC  Rücksprung  aus  Unterprogramm 
267  01  Wert  Wert  für  Addition  2AO  E7  COMI  Vergleich  zwischen  R3  und  unmittelbarem  Wert 
268  CB  STRR  Inhalt  von  RO  auf  relativ  berechnete  Speicheradresse  2Al  09  Wert  Wert  für  Vergleich 
269  FA  Wert  Wert  für  Berechnung  2A2  14  RETC  Rücksprung  aus  Unterprogramm 
26A  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert  2A3  C9  STRR  speichere Rl  auf  relativ berechneter Adresse  ab 
26B  OF  Wert  Wert  für  UND-Verknüpfung  2A4  EO  Wert  Wert  für  Berechnung 
26C  84  ADDI  Addition  zwischen RO  und  unmittelbarem Wert  2A5  !F  BCTA  springe  auf absolute Adresse,  wenn  CCO  und CC!  erfüllt 
26D  01  Wert  Wert  für  Addition  2A6  02  ADR  höherwertige  Adresse 
26E  cc  STRA  RO  auf  absolut  adressierten  Speicherplatz  2A7  2A  ADR  niederwertige Adresse 
26F  !F  ADR  höherwertige  Adresse  2AB  OF  LODA  lade  absolut  adressierten  Speicherplatz  nach  R3 
270  C7  ADR  niederwertige  Adresse  2A9  65  ADR  höherwertige  Adresse 
271  04  LODI  lade  RO  mit  unmittelbarem Wert  2AA  FF  ADR  niederwertige  Adresse 
191  272  05  Wert  Wert  für  RO  2AB  Cl  STRZ  RO  auf  Rl  abspeichern Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
2AC  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert  2E5  06  Wert Wert  für  Vergleich 
2AD  0!  Wert  Wert  für  Verknüpfung  2E6  IB  BCTR  relativ  berechnete  Adresse 
2AE  BB  BSFR  relativ  berechnete  Adresse  2E7  05  Wert Wert  für  Berechnung 
2AF  IF  Wert  Wert  für  Berechnung  2EB  E7  COMI  Vergleich  zwischen  R3  und  unmittelbarem Wert 
2BO  oc  LODA  absolut  adressierter  Speicherplatz  nach  RO  2E9  05  Wert  Wert  für  Vergleich 
2Bl  IF  ADR  höherwertige  Adresse  2EA  IB  BCTR  relativ  berechneter  Sprung 
2B2  53  ADR  niederwertige  Adresse  2EB  29  Wert Wert  für  Berechnung 
2B3  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem  Wert  2EC  17  RETC  Sprung aus  Unterprogramm 
2B4  !0  Wert  Wert  für  Verknüpfung  2ED  OE  LODA  lade  absolut  adressierten  Speicherplatz  nach  R2 
2B5  IB  BCTR  relativ  berechnete  Adresse  2EE  IF  ADR  höherwertige  Adresse 
2B6  OF  Wert  Wert  für  Berechnung  2EF  64  ADR  niederwertige  Adresse 
2B7  OF  LODA  absolut  adressierter  Speicherplatz  nach  R3  2FO  9B  BCFR  relativ  berechneter  Sprung 
2BB  65  ADR  höherwertige  Adresse  2Fl  II  Wert  Wert  für  Berechnung 
2B9  FF  ADR  niederwertige  Adresse  2F2  17  RETC  Sprung aus  Unterprogramm 
2BA  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert  2F3  E7  COMI  Vergl~!ch zwischen  R3  und unmittelbarem Wert 
2BB  02  Wert Wert  für  Verknüpfung  2F4  07  Wert  Wert  für  Vergleich 
2BC  BB  BSFR  relativ  errechnete  Speicheradresse  bei  CCO  und  CC!  2F5  IB  BCTR  relativ  berechneter  Sprung 
2BD  IF  Wert  Wert  für  Berechnung  2F6  04  Wert  Wert  für  Berechnung 
2BE  OF  LODA  lade  absolut  adressierte  Speicheradresse  nach  R3  2F7  E7  COMI  Vergleich  zwischen  R3  und unmittelbarem Wert 
2BF  65  ADR  höherwertige  Adresse  2FB  OB  Wert  Wert  für  Vergleich 
2CO  FF  ADR  niederwertige  Adresse  2F9  9B  BCFR  relativ  berechneter  Sprung 
2Cl  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert  2FA  !0  Wert  Wert  für  Berechnung 
2C2  04  Wert  Wert  für  Verknüpfung  2FB  OE  LODA  lade  absolut  adressierten  Speicherplatz  nach  R2 
2C3  BC  BSFA  springe  auf  absolut  adressierte Adresse  bei CCO  und  CC!  2FC  IF  ADR  höherwertige  Adresse  · 
2C4  03  ADR  höherwertige  Adresse  2FD  5E  ADR  niederwertige  Adresse 
2C5  72  ADR  niederwertige  Adresse  2FE  14  RETC  Rücksprung  aus  Unterprogramm 
2C6  OF  LODA  lade  absolut  adressierte  Speicheradresse  nach  R3  2FF  E6  COMI  Vergleich  zwischen  R2  und unmittelbarem Wert 
2C7  65  ADR  höherwertige  Adresse  300  F3  Wert  Wert  für  Vergleich 
2CB  FF  ADR  niederwertige  Adresse  301  19  BCTR  relativ  berechneter  Sprung 
2C9  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert  302  lD  Wert  Wert  für  Berechnung 
2CA  !0  Wert  Wert  für  Verknüpfung  303  E4  COMI  Vergleich  zwischen  RO  und unmittelbarem Wert 
2CB  BC  BSFA  springe  auf  absolut  adressierte  Adresse  bei  CCO  und  CC!  304  51  Wert  Wert  für  Vergleich 
2CC  03  ADR  höherwertige  Adresse  305  lD  BCTA  springe  auf absolut  adressierte  Adresse,  wenn  CCO  und CCI 
2CD  EI  ADR·  niederwertige  Adresse  306  04  ADR  höherwertige  Adresse 
2CE  17  RETC  Rücksprung  aus  dem  Unterprogramm  307  05  ADR  niederwertige  Adresse 
2CF  oc  LODA  lade  absolut  adressierte  Speicheradresse  nach  RO  30B  IF  BCTA  springe  auf  absolut  adressierte Adresse,  wenn  CCO  und  CC! 
2DO  IF  ADR  höherwertige  Adresse  309  04  ADR  höherwertige  Adresse 
2Dl  4A  ADR  niederwertige  Adresse  30A  09  ADR  niederwertige  Adresse 
2D2  E4  COMI  vergleiche  RO  mit  unmittelbarem Wert  30B  oc  LODA  lade  absolut  adressierten  Speicherplatz  nach  RO 
2D3  10  Wert  Wert  für  Vergleich  30C  IF  ADR  höherwertige  Adresse 
2D4  IE  BCTA  springe  auf absolut adressierte Adresse  bei  CCO  und  CC!  30D  65  ADR  niederwertige Adresse 
2D5  04  ADR  höherwertige  Adresse  30E  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert 
2D6  09  ADR  niederwertige Adresse  30F  04  Wert  Wert  für  Verknüpfung 
2D7  E4  COMI  Vergleich  zwischen  RO  und  unmittelbarem  Wert  3!0  !C  BCTA  springe auf absolut  adressierte  Adresse,  wenn  CCO  und  CC! 
2DB  9A  Wert  Wert  für  Vergleich  311  04  ADR  höherwertige  Adresse 
2D9  lD  BCTA  springe  auf absolut  adressierte Adresse bei  CCO  und  CC!  312  05  ADR  niederwertige  Adresse 
2DA  04  ADR  höherwertige  Adresse  313  IB  BCTR  relativ  berechnete Adresse 
2DB  05  ADR  niederwertige  Adresse  314  73  Wert  Wert  für  Berechnung 
2DC  17  RETC  Rücksprung  aus  dem  Unterprogramm  315  E6  COMI  Vergleich  zwischen  R2  und  unmittelbarem Wert 
2DD  OB  LODR  relativ  berechneter  Speichersprung  316  B3  Wert  Wert  für  Vergleich 
2DE  Fl  Wert  Wert  für  Berechnung  317  99  BCFR  relativ  errechnete  Speicheradresse  bei  CCO  und  CC! 
2DF  OE  LODA  absolut  adressierter  Speicherplatz  nach  R2  3!B  06  Wert  Wert  für  Berechnung 
2EO  IF  ADR  höherwertige  Adresse  319  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert 
2El  63  ADR  niederwertige  Adresse  3!A  FC  Wert  Wert  für  Verknüpfung 
2E2  IB  BCTR  relativ  berechnete  Adresse  3!B  E4  COMI  Vergleich  zwischen  RO  und  unmittelbarem Wert 
192 
2E3  OF  Wert  Wert  für  Berechnung  3!C  50  Wert  Wert  für  Vergleich 
2E4  E7  COMI  Vergleich  zwischen  RO  und  unmittelbarem Wert  31D  IB  BCTR  relativ  errechnete  Speicheradresse  bei  CCO  und  CC! Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
31E  6C  Wert  Wert  für  Berechnung  357  FE  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
31F  17  RETC  Rücksprung  aus  Unterprogramm  358  OF  Wert Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
320  04  LODI  lade  RO  mit  unmittelbarem Wert  359  lF  Wert  Wert  für  Reflektionen  bei  der Begrenzung der  Pinspiele 
321  41  Wert  Wert  zum  Laden  35A  4A  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
322  cc  STRA  absolut  adressierter Wert  nach  RO  35B  05  Wert Wert  für  Reflektionen  bei  der Begrenzung der  Pinspiele 
323  lF  ADR  höherwertige  Adresse  35C  10  Wert  Wert  für Reflektionen  bei  der  Begrenzung  der  Pinspiele 
324  4C  ADR  niederwertige  Adresse  35D  OD  Wert Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
325  lF  BCTA  springe bei  CCO  und  CCl  auf  absolute  Adresse  35E  63  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
326  02  ADR  höherwertige  Adresse  35F  2F  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
327  12  ADR  niederwertige  Adresse  360  84  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
328  16  RETC  Rücksprung  aus  dem  Unterprogramm  361  FE  Wert Wert  für  Reflektionen  bei  der Begrenzung der  Pinspiele 
329  2B  EORR  Exklusiv-ODER  zwischen  R3  und  errechneter Adresse  362  E3  Wert Wert  für  Reflektionen  bei  der Begrenzung der  Pinspiele 
32A  3F  Wert  Wert  für  Berechnung  363  18  Wert  Wert  für Reflektionen  bei  der  Begrenzung  der  Pinspiele 
32B  53  RRR  R3  um  eine  Stelle  nach  rechts  schieben  364  18  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
32C  67  lORI  Exklusiv-ODER  zwischen  R3  und  unmittelbarem Wert  365  84  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
32D  7B  Wert  Wert  für  Verknüpfung  366  01  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
32E  BF  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  367  E3  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
32F  A3  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  368  18  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
330  oc  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  369  13  Wert Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
331  14  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  36A  84  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
332  lC  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  36B  FE  Wert Wert  für  Reflektionen  bei  der Begrenzung der  Pinspiele 
333  24  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  36C  E3  Wert Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
334  2C  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  36D  18  Wert  · Wert  für Reflektionen  bei  der  Begrenzung  der  Pinspiele 
335  34  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  36E  OE  Wert Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
336  3C  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  36F  E9  we.,t  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
337  44  Wert  Pinlöschung  und Reflektion -tlei  Pinspielen  370  6C  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
338  4C  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  371  17  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele 
339  54  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  372  oc  LODA  absolut  adressierte  Adresse  nach  R 0 
33A  5C  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  373  lF  ADR  höherwertige  Adressse 
33B  64  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  374  63  ADR  niederwertige  Adresse 
33C  6C  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  375  18  BCTR  relativ  berechnete  Adresse 
33D  74  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  376  06  Wert  Wert  für  Berechnung 
33E  7C  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  377  06  LODA  absolut  adressierter  Speicherplatz  nach  RO 
33F  84  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  378  lF  ADR  höherwertige  Adresse 
340  06  Wert  Pinlöschung  und .Reflektion  bei  Pinspielen  379  64  ADR  niederwertige  Adresse 
341  07  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  37A  98  BCFR  relativ  berechnete  Adresse  bei CCO  und  CCl 
342  DA  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  37B  5C  Wert Wert  für  Berechnung 
343  OB  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  37C  17  RETC  Rücksprung aus  Unterprogramm 
344  OE  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  37D  oc  LODA  absolut  adressierter  Speicherplatz nach  RO 
345  OF  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  37E  17  ADR  höherwertige  Adresse 
346  12  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  37F  4C  ADR  niederwertige  Adresse 
347  13  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  380  06  LODI  lade  R2  mit  unmittelbarem  Wert 
348  16  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  381  OB  Wert Wert  zum  Laden 
349  17  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  382  EE  COMA  Vergleich  zwischen R2  und  absoluter  Adresse 
34A  1A  Wert  Pinlöschung  und Reflektion  bei  Pinspielen  383  63  Wert  höherwertige  Adresse 
34B  1B  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  384  27  Wert  niederwertige  Adresse 
34C  1E  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  385  19  BCTR  relativ  berechneter  Speicherplatz 
34D  1F  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  386  02  Wert  Wert  für  Berechnung 
34E  22  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  387  FA  BDRR  decrementiere  Inhalt  von R2  mit  errechneter  Adresse 
34F  23  Wert  Pinlöschung  und  Reflektion  bei  Pinspielen  388  79  Wert  Wert  für  Berechnung 
350  7F  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele  389  86  ADDI  addiere  R2  mit  unmittelbarem Wert 
351  BF  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele  38A  FF  Wert  Wert  für  Addition 
352  DF  Wert  Wert  für Reflektionen  bei  der  Begrenzung  der  Pinspiele  38B  oc  LODA  absolut  adressierter  Speicherplatz nach  RO 
353  EF  Wert  Wert für  Reflektionen  bei  der Begrenzung der  Pinspiele  38C  1F  ADR  höherwertige  Adresse 
354  F7  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele  38D  4A  ADR  niederwertige  Adresse 
355  FB  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele  3BE  07  LODI  lade  R3  mit  unmittelbarem Wert 
193  356  FD  Wert  Wert  für  Reflektionen  bei  der  Begrenzung  der  Pinspiele  38F  10  Wert  Wert  zum  Laden Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
390  EF  COMA  vergleiche  R3  mit  absolut  adressiertem  Speicherplatz  3C9  7F  ADR  höherwertige  Adresse 
391  63  ADR  höherwertige  Adresse  3CA  80  ADR  niederwertige  Adresse 
392  27  ADR  niederwertige  Adresse  3CB  18  BCTR  relativ  berechneter  Adressenwert 
393  19  LODR  lade  relativ  berechnete  Adresse  nach  Rl  3CC  DA  Wert  Wert  für  Berechnung 
394  02  Wert  Wert  zur  Berechnung  3CD  CE  STRA  Inhalt  von  absoluter  Adresse  nach  R2 
395  FB  BDRR  decrementiere  Inhalt  von  R3  mit  errechneter  Adresse  3CE  7F  ADR  höherwertige  Adresse 
396  79  Wert  Wert  für  Berechnung  3CF  80  ADR  niederwertige  Adresse 
397  87  ADDI  addiere  unmittelbaren Wert  mit  R3  3DO  OB  LODR  lade  relativ  berechnete  Adresse  nach  R3 
398  FF  Wert  Wert für  Addition  3D!  EC  Wert Wert  für  Berechnung 
399  03  LODZ  lade  R3  nach  RO  3D2  E7  COMI  Vergleich  zwischen  R3  und  unmittelbarem Wert 
39A  50  RRR  verschiebe  RO  um  eine  Stelle nach  rechts  3D3  OB  Wert Wert  für  Vergleich 
39B  50  RRR  verschiebe  RO  um  eine  Stelle nach  rechts  3D4  9C  BCFA  springe auf  absolute  Adresse  bei  CCO  und  CCl 
39C  50  RRR  verschiebe  RO  um  eine Stelle nach  rechts  3D5  04  ADR  höherwertige  Adresse 
39D  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem  Wert  3D6  22  ADR  niederwertige  Adresse 
39E  01  Wert  Wert  .für  Verknüpfung  3D7  OB  LODR  lade  relativ  berechnete  Adresse  nach  R3 
39F  D2  RRL  verschiebe  R2  um  eine  Stelle  nach  links  3DB  E5  Wert  Wert  für  Berechnung 
3AO  62  IORZ  Inklusiv-ODER zwischen  RO  und  R2  3D9  17  RETC  Rücksprung  aus  Unterprogramm 
3AI  C2  STRZ  speichere  RO  nach  R2  ab  3DA  02  LODZ  R2  nach  RO 
3A2  47  ANDI  UND-Verknüpfung  zwischen  R3  und  unmittelbarem Wert  3DB  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem Wert 
3A3  07  Wert  Wert  für  Verknüpfung  3DC  01  Wert  Wert  für  Verknüpfung 
3A4  E7  COMI  vergleiche  R3  mit  unmittelbarem  Wert  3DD  98  BCFR  springe  auf  relativ  errechnete  Speicheradresse 
3A5  02  Wert  Wert  für  Vergleich  3DE  49  Wert  Wert  für  Berechnung 
3A6  lA  BCTR  relativ  berechneter  Speicherplatz  3DF  IB  BCTR  springe  auf  relativ  errechnete  Speicheradresse 
3A7  32  Wert  Wert  für  Berechnung  3EO  76  Wert  Wert  für  Berechnung 
3AB  OE  LODA  lade  R2  mit  Wert  von  der  absoluten  Speicheradresse  3EI  oc  LODA  Wert  der  absoluten  Adresse  nach  RO 
3A9  63  ADR  höherwertige  Adresse  3E2  IF  ADR  höherwertige  Adresse 
3AA  40  ADR  niederwertige  Adresse  3E3  4A  ADR  niederwertige  Adresse 
3AB  C2  STRZ  RO  nach  R2  3E4  E4  COMI  Vergleich  zwischen  RO  und  unmittelbarem Wert 
3AC  OF  LODA  lade  R3  mit  Wert  von  der  absoluten  Speicheradresse  3E5  10  Wert  Wert  für  Vergleich 
3AD  63  ADR  höherwertige  Adresse  3E6  lA  BCTR  springe auf  relativ  errechnete  Speicheradresse 
3AE  50  ADR  niederwertige  Adresse  3E7  05  Wert  Wert  für  Berechnung 
3AF  cc  STRA  Wert  der  absoluten  Speicheradresse nach  RO  3EB  E4  COMI  Vergleich  zwischen  RO  und  unmittelbarem Wert 
3BO  IF  ADR  höherwertige  Adresse  3E9  9A  Wert Wert  für  Vergleich 
3BI  68  ADR  niederwertige  Adresse  3EA  19  BCTR  springe auf  relativ  errechnete  Speicheradresse 
3B2  C3  STRZ  RO  nach  R3  3EB  01  Wert Wert  für  Berechnung 
3B3  OE  LODA  Wert  der  absoluten  Speicheradressse  nach  R2  3EC  17  RETC  Rücksprung aus  Unterprogramm 
3B4  7F  ADR  höherwertige  Adresse  3ED  oc  LODA  Wert  der  absoluten  Adresse  nach  RO 
3B5  80  ADR  niederwertige  Adresse  3EE  IF  ADR  höherwertige  Adresse 
3B6  27  EORI  Exklusiv-ODER  zwischen  R3  un·d  unmittelbarem  Wert  3EF  5D  ADR  niederwertige  Adresse 
3B7  FF  Wert  Wert  für Verknüpfung  3FO  84  ADDI  Addition zwischen  RO  und  unmittelbarem Wert 
3BB  43  ANDZ  UND-Verknüpfung  zwischen  RO  und  R3  3FI  01  Wert  Wert  für  Addition 
3B9  18  BCTR  relativ  berechnete  Speicheradresse  3F2  E4  COMI  Vergleich  zwischen  RO  und unmittelbarem Wert 
3BA  IC  Wert  Wert  für  Berechnung  3F3  06  Wert  Wert  für Vergleich 
3BB  07  LODI  lade  R3  mit  unmittelbarem Wert  3F4  18  BCTR  springe auf  relativ  berechnete  Speicheradresse 
3BC  01  Wert Wert  zum  Laden  3F5  25  Wert Wert  für  Berechnung 
3BD  4F  ANDA  UND  zwischen  R3  und  absoluter  Speicheradresse  3F6  CB  STRR  Inhalt  von  RO  nach  relativ  berechneter  Adresse 
3BE  IF  ADR  höherwertige  Adresse  3F7  F6  Wert  Wert  für  Berechnung 
3BF  4E  ADR  niederwertige  Adresse  3FB  04  LODI  Lade  RO  mit  unmittelbarem Wert 
3CO  BC  BSFA  springe  auf  absolute  Adresse  bei  CCO  und  CCI  3F9  03  Wert  Wert  für  Ladung 
3CI  02  ADR  höherwertige  Adresse  3FA  CB  S{RR  Inhalt von RO  nach  relativ  berechneter  Adresse 
3C2  2A  ADR  niederwertige  Adresse  3FB  90  Wert  Wert  für  Berechnung 
3C3  OB  LODR  lade  RO  mit  relativ  berechneter  Adresse  3FC  04  LODI  lade  RO  mit  unmittelbarem Wert 
3C4  EB  Wert  Wert  für  Berechnung  3FD  32  Wert Wert  für  Ladung 
3C5  4E  ANDA  UND-Verknüpfung  zwischen  R2  und  absoluter Adresse  3FE  3B  BSTR  springe auf  relativ  berechnete  Speicheradresse 
3C6  7F  ADR  höherwertige  Adresse  3FF  36  Wert  Wert  für Berechnung 
194 
3C7  80  ADR  niederwertige  Adresse  400  3F  BSTA  springe auf  absolute  Adresse,  wenn CCO  und  CCI 
3CB  EE  COMA  Vergleich  zwischen  R2  und  absoluter  Adresse  401  05  ADR  höherwertige  Adresse Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
402  65  ADR  niederwertige  Adresse  43B  4D  ANDA  UND-Verknpfg.  zwischen  Rl  und absolutem Adressenwert 
403  lB  BCTR  springe  auf  relativ  berechnete  Speicheradresse  43C  64  ADR  höherwertige  Adresse 
404  19  Wert  Wert  für  Berechnung  43D  4D  ADR  niederwertige  Adresse 
405  05  LODI  lade  Rl  mit  unmittelbarem  Wert  43E  cc  STRA  speichere  RO  auf absoluter  Adresse  ab 
406  01  Wert  Wert  für  Ladung  43F  lF  ADR  höherwertige  Adresse 
407  lB  BCTR  springe  auf  relativ  berechnete  Speicheradresse  440  C7  ADR  niederwertige  Adresse 
408  02  Wert  Wert  für  Berechnung  441 36  RETE  springe  auf  letzte  Adresse  im  Kellerspeicher 
409  05  LODI  lade  Rl  mit  unmittelbarem  Wert  442  13  SPSL  lade  RO  mit unterem  Programm-Statusregister  PSL 
40A  02  Wert  Wert  für  Ladung  443  3B  BSTR  springe auf berechnete  Speicheradresse  bei CCO  und  CCl 
40B  CD  STRA  speichere  Rl. auf  absoluter  Adresse  ab  444  oc  Wert  Wert  für  Berechnung 
40C  lF  ADR  höherwertige  Adresse  445  oc  LODA  lade RO  mit  absolutem  Adressenwert 
40D  51  ADR  niederwertige Adresse  446  lF  ADR  höherwertige  Adresse 
40E  OD  LODA  lade  absoluten  Adressenwert  nach  Rl  447  50  ADR  niederwertige  Adresse 
40F  7F  ADR  höherwertige  Adresse  448  14  RETC  Rücksprung  aus  Unterprogramm 
410  SE  ADR  niederwertige  Adresse  449  08  LODR  lade  berechnete  Adresse  nach  RO 
411  84  ADDI  addiere RO  mit  unmittelbarem Wert  44A  EC  Wert Wert  für  Berechnung 
412  67  Wert  Wert  für  Addition  44B  F8  BDRR  verringere RO  und  springe auf errechnete  Adresse 
413  94  DAR  korrigiere  Inhalt von  RO  und  wandle  in  Dezimalzahl  um  44C  69  Wert  Wert  für  Berechnung 
414  CD  STRA  speichere  RO  auf  absoluter  Adresse  ab  44D  17  RETC  Rücksprung  aus  Unterprogramm 
415  7F  ADR  höherwertige  Adresse  44E  33  Wert  Wert  für  Tonfolgen  bei Ball-Aus 
416  SE  ADR  niederwertige  Adresse  44F  33  Wert  Wert  für  Tonfolgen  bei Ball-Aus 
417  E4  COMI  vergleiche  RO  mit  unmittelbarem  Wert  450  33  Wert  Wert  für Tonfolgen qei Ball-Aus 
418  15  Wert Wert  für  Vergleich  451  B4  TPSU  teste  oberes  Programmstatuswort 
419  98  BCFR  springe  auf berechnete  Speicheradresse  452  80  ADDZ  addiere RO  mit  RO,  Inhalt wird verdoppelt 
41A  61  Wert  Wert  für  Berechnung  453  18  BC'l:R  springe auf berechnete  Speicheradresse  bei CCO  und  CCl 
41B  3F  BSTA  springe  auf  absolute  Adresse  bei  CCO  und  CCl  454  7C  Wert  Wert  für  Berechnung 
41C  05  ADR  höherwertige  Adresse  455  17  RETC  Rücksprung  aus  Unterprogramm 
41D  21  ADR  niederwertige  Adresse  456  B4  TPSU  teste  oberes  Programmstatuswort 
41E  OF  LODA  lade  R3  mit  Inhalt  des  absoluten  Speicherplatzes  457  80  ADDZ  addiere RO  mit  RO,  Inhalt wird verdoppelt 
41F  lF  ADR  höherwertige  Adresse  458  lA  BCTR  springe auf berechnete  Speicheradresse  bei CCO  und  CCl 
420  4E  ADR  niederwertige  Adresse  459  7C  BSNA  springe  auf  absoluten  Adressenwert 
421  17  RETC  Rücksprung  aus  Unterprogramm  45A  05  ADR  höherwertige  Adresse 
422  05  LODI  lade  Rl  mit  unmittelbarem  Wert  45B  04  ADR  niederwertige  Adresse 
423  02  Wert  Wert  zum  Laden  45C  CD  STRA  speichere  Rl  auf absoluter Adresse 
424  OD  LODA  lade  Rl  mit  Inhalt  des  absoluten  Speicherplatzes  45D  lE  ADR  höherwertige  Adresse 
425  7F  ADR  höherwertige  Adresse  45E  80  ADR  niederwertige  Adresse 
426  SE  ADR  niederwertige  Adresse  45F  OD  LODA  lade  Rl  mit  absolutem  Adressenwert 
427  84  ADDI  Addition  zwischen  RO  und  unmittelbarem Wert  460  7F  ADR  höherwertige  Adresse 
428  67  Wert  Wert  für  Addition  461  C9  ADR  niederwertige  Adresse 
429  94  DAR  korrigiere  Inhalt  von  RO  und  wandle  in  Dezimalzahl  um  462  CD  STRA  speichere Rl  auf  absoluter  Adresse 
42A  CD  STRA  Rl  auf  absolut  adressierten  Speicherplatz laden  463  7F  ADR  höherwertige  Adresse 
42B  7F  ADR  höherwertige Adresse  464  52  ADR  niederwertige Adresse 
42C  SE  ADR  niederwertige  Adresse  465  F9  BDRR  verringere  Rl  und  springe  auf berechnete Adresse 
42D  98  BCFR  springe auf  relativ  berechnete  Speicheradresse  466  78  Wert  Wert  für Berechnung 
42E  02  Wert  Wert  der  Speicheradresse  467  06  LODI  lade  R2  mit  unmittelbarem Wert 
42F  F9  BDRR  verringere Rl  und  springe  auf  errechneten  Adressenwert  468  02  Wert  Wert  zum  Laden 
430  73  Wert  Wert  für  Berechnung  469  oc  LODA  lade  RO  mit  absoluter  Adresse 
431  05  LODI  lade  Rl  mit  unmittelbarem Wert  46A  lF  ADR  höherwertige  Adresse 
432  03  Wert  Wert  zum  Laden  46B  5C  ADR  niederwertige  Adresse 
433  C9  STRR  Inhalt von  Rl  nach  relativ  berechneter Adresse  46C  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem  Wert 
434  D7  Wert  Wert  zur  Berechnung  46D  01  Wert  Wert  für  Verknüpfung 
435  17  RETC  Rücksprung  aus  Unterprogramm  46E  18  BCTR  springe  auf  errechnete Adresse 
436  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  46F  oc  Wert  Wert  für  Berechnung 
437  lF  ADR  höherwertige  Adresse  470  OE  LODA  lade  R2  mit  absoluter  Adresse 
438  67  ADR  niederwertige  Adresse  471  7F  ADR  höherwertige  Adresse 
439  09  LODR  lade  berechnete Adresse  nach· Rl  472  54  ADR  niederwertige  Adresse 
195  43A  D1  Wert  Wert  für  Berechnung  473  CE  STRA  speichere  R2  auf  absoluter Adresse ab Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
474  7F- ADR  höherwertige  Adresse  4AD  01  LODZ  lade  Rl  nach  RO 
475  56  ADR  niederwertige  Adresse  4AE  2C  EORA  Exklusiv-ODER  zwischen  RO.  und absoluter  Adresse 
476  FA  BDRR  verringere R2  und  springe auf  berechneten Wert  4AF  lF  ADR  höherwertige Adresse 
477  78  Wert  Wert  für  Berechnung  4BO  6C  ADR  niederwertige  Adresse 
478  76  PPSU  setze  oberes  Programmstatuswort  auf  1  4Bl  cc  STRA  speichere  RO  auf  absoluter Adresse  ab 
479  40  HALT  Mikroprozessor  2650  hält  an  u.  reagiert  auf  RESET  / INTREQ  4B2  lF  ADR  höherwertige  Adresse 
47A  lB  BCTR  springe auf  berechneten  Speicherwert  4B3  Cl  ADR  niederwertige  Adresse 
47B  OA  Wert  Wert  für  Berechnung  4B4  2D  EORA  Exklusiv-ODER  zwischen  RO  und  absoluter  Adresse 
47C  oc  LODA  lade  R2  mit  absolutem  Adressenwert  4B5  lF  ADR  höherwertige  Adresse 
47D  7E  ADR  höherwertige  Adresse  4B6  6D  ADR  niederwertige  Adresse 
47E  54  ADR  niederwertige  Adresse  4B7  CD  STRA  speichere  Rl  auf  absoluter  Adresse  ab 
47F  CE  STRA  speichere R2  auf  absoluter Adresse  ab  4B8  lF  ADR  höherwertige  Adresse 
480  7F  ADR  höherwertige  Adresse  4B9  C2  ADR  niederwertige  Adresse 
481  58  ADR  niederwertige  Adresse  4BA  05  LODI  lade Rl"  mit  unmittelbarem Wert 
482  FA  BDRR  verringere  R2  und  springe auf  berechneten Wert  4BB  32  Wert Wert  zum  Laden 
483  78  Wert  Wert  für  Berechnung  4BC  C9  STRR  speichere  Rl  auf  errechneter  Adresse  ab 
484  74  CPSU  lösche oberes  Programmstatuswort  bei  Äquivalenz  4BD  83  Wert  Wert  für  Berechnung  · 
485  40  HALT  Mikroprozessor  2650  hält  an  u.  reagiert  auf  RESET  / INTREQ  4BE  lB  BCTR  springe  auf  berechnete  Speicheradresse  bei  CCO  und  CCl 
486  06  LODI  lade  R2  mit  unmittelbarem Wert  4BF  13  Wert  Wert  für Berechnung 
487  02  Wert  Wert  zum  Laden  4CO  oc  LODA  lade  RO  mit  absolutem Adressenwert 
488  OE  LODA  lade  R2  mit  absolutem  Adressenwert  4Cl  lF  ADR  höherwertige Adresse 
489  7F  ADR.  höherwertige  Adresse  4C2  5C  ADR  niederwertige  Adresse 
48A  5E  ADR  niederwertige  Adresse  4C3  A4  SUBI  subtrahiere  unmittelbaren Wert  von RO 
48B  CE  STRA  speichere  R2  auf  absoluter  Adresse  ab  4C4  01  Wert  Wert  für  Subtraktion 
48C  7F  ADR  höherwertige  Adresse  4C5  CS  STRR  speichere  RO  auf  errechneter  Adresse  ab 
48D  C7  ADR  niederwertige  Adresse  4C6  FA  Wert  Wert  für  Berechnung 
48E  FA  BDRR  verringere  R2  und  springe auf  berechneten Wert  4C7  17  RETC  Rücksprung  aus  Unterprogramm 
48F  78  Wert  Wert  für Berechnung  4CS  OA  LODR  speichere  R2  auf  errechneter  Adresse  ab 
490  OE  LODA  lade  R2  mit  absolutem  Adressenwert  4C9  S7  Wert  Wert  für  Berechnung 
491  lF  ADR  höherwertige Adresse  4CA  3B  BSTR  springe  auf  errechnete  Adresse  bei  CCO  und  CCl 
492  50  ADR  niederwertige  Adresse  4CB  74  Wert  Wert für Berechnung 
493  98  BCFR  springe  auf  die  berechnete  Speicheradresse  4CC  9S  BCFR  springe  auf  errechnete  Adresse  bei  CCO  und  CCl 
494  33  Wert  Wert  für  Berechnung  4CD  05  Wert  Wert  für Berechnung 
495  OA  LODR  lade  R2  mit  unmittelbarem Wert  4CE  Aß  SUBI  subtrahiere unmittelbaren Wert  von  R2 
496  BA  Wert  Wert  zum  Laden  4CF  01  Wert  Wert  für  Subtrktion 
497  98  BCFR  springe  auf  errechnete  Speicheradresse  4DO  CE  STRA  speichere  R2  auf  absoluter  Adresse  ab 
498  31  Wert Wert  für  Berechnung  4Dl  lF  ADR  höherwertige  Adresse 
499  3B  BSTR  springe an  die errechnete  Speicheradr.  bei  CCO  und  CCl  4D2  5B  ADR  niederwertige  Adresse 
49A  25  Wert  Wert  für  Berechnung  4D3  3F  BSTA  springe  auf  absolute Adresse  bei CCO  und  CCl 
49B  98  BCFR  springe  auf  errechnete  SpeiCheradresse  4D4  00  ADR  höherwertige  Adresse 
49C  36  Wert  Wert  für  Berechnung  4D5  25  ADR  niederwertige  Adresse. 
49D  oc  LODA  lade  RO  mit  absoluter  Adresse  4D6  oc  LODA  laden  RO  mit  absolutem  Adressenwert 
49E  lF  ADR  höherwertige Adresse  4D7  lF  ADR  höherwertige Adresse 
49F  lE  ADR  niederwertige  Adresse  4DS  52  ADR  niederwertige  Adresse 
4AO  24  EORI  Exklusiv~ODER zwischen  RO  und  unmittelbarem Wert  4D9  cc  STRA  speichere RO  auf  absoluter  Adresse  ab 
4Al  FF  Wert  Wert  für  Verknüpfung  4DA  lF  ADR  höherwertige  Adresse 
4A2  es  STRR  speichere  RO  auf  errechneter Adresse  ab  4DB  4A  ADR  niederwertige  Adresse 
4A3  FA  Wert  Wert  für  Verknüpfung  4DC  oc  LODA  lade RO  mit  absolutem  Adressenwert 
4A4  Cl  STRZ  speichere  RO  nach  Rl  ab  4DD  lE  ADR  höherwertige  Adresse 
4A5  2C  EORA  Exklusiv-ODER  zwischen  RO  und  absoluter  Adresse  4DE  SB  ADR  niederwertige  Adresse 
4A6  lF  ADR  höherwertige  Adresse  4DF  3A  BSTR  springe  auf  errechnete Adresse  bei  CCO  und  CCl 
4A7  lF  ADR  niederwertige  Adresse  4EO  lC  Wert  Wert für Berechnung 
4AS  64  IORI  Inklusiv-ODER zwischen  RO  und  unmittelbarem Wert  4El  oc  LODA  lade  RO  mit  absolutem Adressenwert 
4A9  OS  Wert  Wert  für Vergleich  4E2  lE  Wert  Wert  für Berechnung 
4AA  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  4E3  SB  ADDR  Addition  zwischen  R3  und  unmittelbarem Wert 
196 
4AB  lF  ADR  höherwertige  Adresse  4E4  44  Wert  Wert  für  Addition 
4AC  C6  ADR  niederwertige  Adresse  4E5  40  HALT  Mikroprozessor  hält  an  u .  wartet  auf  RESET  oder  INTREQ Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
4E6  9C  BCFA  springe auf  absolute Adresse  wenn  RO  ungleich  0  ist  5!F  25  EORI  Exklusiv-ODER  zwischen  Rl  und  unmittelbarem Wert 
4E7  05  ADR  höherwertige Adresse  520  FF  Wert  Wert  für  Verknüpfung 
4ES  4A  ADR  niederwertige Adresse  521  CD  STRA  speichere Rl  auf  absoluter  Adresse  ab 
4E9  17  RETC  Rücksprung  aus  Unterprogramm  522  !F  ADR  höherwertige  Adresse 
4EA  20  EORZ  Exklusiv-ODER zwischen  RO  und  RO,  RO  wird gelöscht  523  OE  ADR  niederwertige  Adresse 
4EB  09  LODR  lade  Rl  in  errechnete  Speicheradresse  524  04  LODI  lade  RO  mit  unmittelbarem  Wert 
4EC  SC  Wert  Wert  für  Berechnung  525  03  Wert  Wert  zum  Laden 
4ED  S5  ADDI  Addition  zwischen  Rl  und  unmittelbarem Wert  526  cc  STRA  speichere RO  auf  absoluter  Adresse  ab 
4EE  01  Wert  Wert  für  Addition  527  !F  ADR  höherwertige  Adresse 
4EF  E5  COMI  Vergleich  zwischen  Rl  und  unmittelbarem Wert  52S  5B  ADR  niederwertige  Adresse 
4FO  OD  Wert Wert  für  Vergleich  529  3F  BSTA  springe  auf  absolute Adresse bei  CCO  und  CCI 
4F!  .9S  BCFR  springe auf  errechnete  Speicheradresse  52A  05  ADR  höherwertige  Adresse 
4F2  05  Wert  Wert  für Berechnung  52B  7D  ADR  niederwertige  Adresse 
4F3  20  EORZ  Exklusiv-ODER  zwischen  RO  und  RO,  RO  wird  gelöscht  52C  04  LODI  lade  RO  mit  unmittelbarem Wert 
4F4  05  LODI  lade  Rl  mit  unmittelbarem  Wert  52D  05  Wert  Wert  zum  Laden 
4F5  01  Wert  Wert  für  Ladung  52E  3B  BSTR  springe  auf  die  berechnete  Adresse  bei  CCO  und  CCI 
4F6  es  STRR  speichere  RO  auf  errechneter  Adresse  ab  52F  OF  Wert  Wert  für Berechnung 
4F7  91  Wert  Wert  für  Berechnung  530  OS  LODR  lade  RO  mit  errechnetem  Speicherwert 
4FS  CD  STRA  speichere Rl  auf  absoluter Adresse  ab  531  FO  Wert  Wert  für  Berechnung 
4F9'  !F  ADR  höherwertige Adresse  532  cc  STRA  speichere RO  auf  absoluter  Adresse  ab 
4FA  4E  ADR  niederwertige  Adresse  533  !F  ADR  höherwertige Adre~se 
4FB  !B  BCTR  springe  auf  errechnete Adresse  bei CCO  und CC!  534  C7  ADR  niederwertige Adresse 
4FC  03  Wert  Wert  für  Berechnung  535  04  LODI  lade  RO  mit  unmittelbarem  Wert 
4FD  oc  LODA  lade  RO  mit  absolutem  Adressenwert  536  05  Wert  Wert  zum  Laden 
4FE  !F  ADR  höherwertige Adresse  537  36  RETE  springe  auf  Speicheradresse  vom  Stapelzeiger 
4FF  4F  ADR  niederwertige  Adresse  ..  53S  06  LODI  lade  R2  mit  unmittelbarem Wert 
500  S4  ADDI  Addition  zwischen  RO  und  unmittelbarem Wert  539  es  Wert  Wert  zum  Laden 
50!  01  Wert  Wert  für  Addition  53A  9B  ZBRR  springe  unbedingt  auf  relative  Adresse 
502  E4  COMI  Vergleich  zwischen  RO  und  unmittelbarem Wert  53B  es  Wert  Wert  der  relativen  Adresse 
503  06  Wert  Wert  für  Vergleich  53C  F6  TMI  teste,  ob  unmittelbarer Wert  mit  R2  übereinstimmt 
504  !S  LODR  speichere  RO  auf  errechnetem Speicherplatz ab  53D  04  Wert  Wert  für  Test 
505  64  Wert  Wert  fUr  Berechnung  53E  01  LODZ  lade  Rl  nach  RO 
506  es  STRR  speichere  RO  auf  errechneter Adresse ab  53F  B4  TPSU  teste oberes  Programmstatuswort 
507  F6  Wert Wert  für  Berechnung  540  so  ADDZ  addiere  RO  mit  RO,  Verdoppelung  des  Inhalts 
50S  OD  LODA  lade  Rl  mit  absolutem  Adressenwert  541  !S  BCTR  springe auf berechnete Adresse 
509  !F  ADR  höherwertige  Adresse  542  7C  Wert  Wert  für  Berechnung 
50A  AD  ADR  niederwertige  Adresse  543  B4  TPSU  teste  oberes  Programmstatuswort 
50B  S5  ADDI  Addition  zwischen  Rl  und  unmittelbarem Wert  544  so  ADDZ  addiere RO  mit  RO,  Verdoppelung  des  Inhalts 
50C  67  Wert  Wert  für  Addition  545  lA  BCTR  springe auf berechnete  Adresse 
50D  95  DAR  korrigiere  Inhalt  von  Rl  und wandle  dezimal  um  546  7C  Wert  Wert  für  Berechnung 
50E  C9  STRR  speichere Rl  auf  errechneter Adresse  ab  547  FS  BDRR  verringere  Inhalt von  RO  u.  springe  auf  ber.  Adresse 
50F  F9  Wert Wert  für  Berechnung  54S  76  Wert  Wert  für  Berechnung 
510  CD  STRA  speichere Rl  auf  absoluter Adresse  ab  549  17  RETC  Rücksprung aus  Unterprogramm 
511  !F  ADR  höherwertige  Adresse  54A  OF  LODA  lade  R3  mit  absolutem  Adressenwert 
512  60  ADR  niederwertige  Adresse  54B  !F  ADR  höherwertige  Adresse 
513  CD  STRA  speichere ·Rl  auf  absoluter Adresse  ab  54C  4E  ADR  niederwertige Adresse 
514  !F  ADR  höherwertige  Adresse  54D  OF  LODA  lade  R3  mit  absolutem  Adressenwert 
515  C9  ADR  niederwertige  Adresse  54E  67  ADR  höherwertige  Adresse 
516  20  EORZ  Exklusiv-ODER  zwischen  RO  und  RO,  RO  wird  gelöscht  54F  EF  ADR  niederwertige  Adresse 
517  cc  STRA  speichere RO  auf  absoluter Adresse  ab  550  es  STRR  speichere  Rl  auf berechneter Adresse ab 
5!S  !F  ADR  höherwertige  Adresse  551  C6  Wert  Wert  für  Berechnung 
519  C3  ADR  niederwertige  Adresse  552  20  EORZ  Exklusiv-ODER  zwischen RO  und  RO,  löschen  von  RO 
51A  cc  STRA  speichere RO  auf  absoluter  Adresse  ab  553  06  LODI  lade  R2  mit  unmittelbarem  Wert 
5!B  00  ADR  höherwertige Adresse  554  OS  Wert  Wert  zum  Laden 
5!C  60  ADR  niederwertige  Adresse  555  CE  STRA  speichere R2  auf  absoluter  Adresse  ab 
5!D  A5  SUBI  subtrahiere Rl  vom  unmittelbaren Wert  556  !F  ADR  höherwertige  Adresse 
197  5!E  62  Wert  Wert  für  Subtraktion  557  50  ADR  niederwertige  Adresse Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
SSB  CE  STRA  speichere  R2  auf  absoluter Adresse  ab  S91  19  BCTR  springe  auf  errechnete Adresse bei CCO  und CC1 
SS9  7F  ADR  höherwertige  Adresse  S92  1E  Wert  Wert  für  Berechnung 
SSA  SC  ADR  niederwertige  Adresse  S93  OE  LODA  lade  absolute  Adresse  nach  R2 
SSB  FA  BDRR  verringere  R2  und  springe  auf  errechnete Adresse  S94  46  ADR  höherwertige  Adresse 
SSC  7B  Wert Wert  für  Berechnung  S9S  7B  ADR  niederwertige  Adresse 
SSD  oc  LODA  lade  RO  mit  absolutem  Adressenwert  S96  CF  STRA  speichere  R3  auf  absoluter Adresse  ab 
SSE  1F  ADR  höherwertige  Adresse  S97  7F  ADR  höherwertige  Adresse 
SSF  SC  ADR  niederwertige  Adresse  S9B  B3  ADR  niederwertige  Adresse 
S60  44  ANDI  UND-Verknüpfung  zwischen  RO  und  unmittelbarem  Wert  S99  FB  BDRR  verringere  Inhalt von  R3  u.  springe  auf  errechn.  Adresse 
S61  07  Wert  Wert  für  Verknüpfung  S9A  7B  Wert  Wert  für  Berechnung 
S62  cc  STRA  speichere  RO  auf  absoluter Adresse  ab  S9B  ES  COMI  Vergleich  zwischen  R1  und  unmittelbarem Wert 
S63  1F  ADR  höherwertige  Adresse  S9C  OS  Wert  Wert  für  Vergleich 
S64  66  ADR  niederwertige  Adresse  S9D  9B  BCFR  springe  auf  berechnete Adresse bei CCO  und CC1 
S6S  3F  BSTA  springe  auf  absolute  Adresse  bei  CCO  und  CC1  S9E  1A  Wert  Wert  für  Berechnung 
S66  00  ADR  höherwertige  Adresse  S9F  20  EORZ  Exklusiv-ODER zwischen  RO  und  RO,  RO  wird  gelöscht 
S67  BD  ADR  niederwertige  Adresse  SAO  07  LODI  lade  R3  mit  ·unmittelbarem Wert 
S6B  20  EORZ  Exklusiv-ODER  zwischen· RO  und  RO,  RO  wird  gelöscht  SA1  26  Wert  Wert  zum  Laden 
S69  cc  STRA  speichere RO  auf  absoluter Adresse  ab  SA2  CF  STRA  speichere  R3  auf  absoluter  Adresse  ab 
S6A  1F  ADR  höherwertige  Adresse  SA3  7F  ADR  höherwertige  Adresse 
S6B  SE  ADR  niederwertige  Adresse  SA4  7F  ADR  niederwertige  Adresse 
S6C  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  SAS  FB  BDRR  verringere  Inhalt von  R3  u.  springe  auf  errechn.  Adresse 
S6D  lF  ADR  höherwertige  Adresse  SA6  7B  Wert  Wert  für  Berechnung 
S6E  61  ADR  niederwertige  Adresse  SA7  04  LODI  lade  RO  mit  unmittelbarem  Wert 
S6F  3B  BSTR  springe  auf  errechnete Adresse  bei  CCO  und  CC1  SAB  BO  Wert  Wert  zum  Laden 
S70  oc  Wert  Wert  für  Berechnung  SA9  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab 
S71  OB  LODR  lade  RO  mit  berechneter Adresse  SAA  1F  ADR  höherwertige  Adresse 
S72  63  Wert Wert  für  Berechnung  SAB  A3  ADR  niederwertige  Adresse 
S73  14  RETC  Rücksprung  aus  Unterprogramm  SAC  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab 
S74  04  LODI  Lade  RO  mit  unmittelbarem  Wert  SAD  1F  ADR  höherwertige  Adresse 
S7S  32  Wert  Wert  zum  Laden  SAE  9F  ADR  niederwertige  Adresse 
S76  cc  STRA  speichere RO  auf  absoluter  Adresse  ab  SAF  1B  BCTR  springe auf  errechnete  Adresse  bei  CCO  und  CC1 
S77  1F  ADR  höherwertige  Adresse  SBO  OB  Wert  Wert  für  Berechnung 
S7B  62  ADR  niederwertige  Adresse  SB1  OE  LODA  lade  absolute  Adresse  nach  R2 
S79  17  RETC  Rücksprung aus  Unterprogramm  SB2  47  ADR  höherwertige  Adresse 
S7A  3F  BSTA  springe  auf  absolute  Adresse  bei  CCO  und  CC1  SB3  1C  ADR  niederwertige  Adresse 
S7B  04  ADR  höherwertige  Adresse  SB4  CF  STRA  speichere  R3  auf  absoluter  Adresse  ab 
S7C  F3  ADR  niederwertige  Adre.sse  SBS  7F  ADR  höherwertige  Adresse 
S7D  OD  LODA  lade  R1  mit  absolutem  Adressenwert  SB6  B3  ADR  niederwertige  Adresse 
S7E  1F  ADR  höherwertige  Adresse  SB7  FB  BDRR  verringere  Inhalt von  R3  u.  springe  auf  errechn.  Adresse 
S7F  4E  ADR  niederwertige  Adresse  SBB  7B  Wert  Wert  für  Berechnung 
SBO  OD  LODA  lade  R1  mit  absolutem  Adressenwert  SB9  BD  ADDA  Addition  zwischen R1  und  absoluter  Adresse 
SB1  66  ADR  höherwertige  Adresse  SBA  67  ADR  höherwertige  Adresse 
SB2  47  ADR  niederwertige  Adresse  SBB  es  ADR  niederwertige  Adresse 
SB3  cc  STRA  speichere RO  auf  absoluter Adresse  ab  SBC  C2  STRZ  speichere  RO  in R2  ab 
SB4  1F  ADR  höherwertige  Adresse  SBD  07  LODI  lade  R3  mit  unmittelbarem Wert 
SBS  1F  ADR  niederwertige  Adresse  SBE  DA  Wert  Wert  zum  Laden 
SB6  cc  STRA  speichere RO  auf  absoluter Adresse  ab  SBF  OE  LODA  lade  absolute  Adresse  nach  R2 
SB7  1F  ADR  höherwertige  Adresse  SCO  47  ADR  höherwertige  Adresse 
SBB  C6  ADR  niederwertige  Adresse  SC1  D2  ADR  niederwertig~ Adresse 
SB9  OD  LODA  lade  absolute  Adresse  nach  R1  SC2  CF  STRA  speichere  R3  auf  absoluter  Adresse  ab 
SBA  66  ADR  höherwertige  Adresse  SC3  7E  ADR  höherwertige Adresse 
SBB  6B  ADR  niederwertige  Adresse  SC4  FF  ADR  niederwertige  Adresse 
SBC  C2  STRZ  speichere  RO  auf  R2  ab  SCS  CF  STRA  speichere  R3  auf  absoluter  Adresse  ab 
SBD  07  LODI  lade  R3  mit  unmittelbarem  Wert  SC6  7F  ADR  höherwertige  Adresse 
SBE  29  Wert  Wert  zum  Laden  SC7  OF  ADR  niederwertige  Adresse 
198 
SBF  E5  COMI  Vergleiche R1  mit  unmittelbarem Wert 
SCB  FB  BDRR  verringere  Inhalt von  R3  u.  springe  auf  errechn .  Adresse 
S90  OB  Wert  Wert  für  Vergleich 
5C9  75  Wert  Wert  für  Berechnung Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
5CA  07  LODI  lade  R3  mit  unmittelbarem Wert  603  BI  Wert  Wert  zur Bestimmung  der Spielbegrenzung Spiel  4 
5CB  06  Wert  Wert  zum  Laden  604  03  Wert  Wert  zur  Bestimmung  der  Spielbegrenzung  Spiel 5 
5CC  OF  LODA  lade  absolute  Adresse  nach  R3  605  B2  Wert  Wert  zur  Bestimmung  der  Spielbegrenzung  Spiel  6 
5CD  67  ADR  höherwertige  Adresse  606  B2  Wert  Wert  zur Bestimmung  der  Spielbegrenzung  Spiel  7 
5CE  BF  ADR  niederwertige  Adresse  607  B2  Wert  Wert  zur Bestimmung  der  Spielbegrenzung  Spiel  B 
5CF  CF  STRA  speichere R3  auf absoluter Adresse  ab  60B  9C  Wert  Wert  zur Bestimmung  der  Spielbegrenzung  Spiel  9 
5DO  7F  ADR  höherwertige  Adresse  609  9C  Wert  Wert  zur Bestimmung  der  Spielbegrenzung  Spiel  10 
5Dl  47  ADR  niederwertige  Adresse  60A  05  Wert  Wert  zur  Bestimmung  der  Spielbegrenzung Spiel  II 
5D2  FB  BDRR  verringere  Inhalt von  R3  u.  springe  auf ~> rrechn  .  Adresse  60B  IC  Wert  Wert  zur Bestimmung  der  Spielbegrenzung  Spiel  12 
5D3  7B  ADR  Wert  für  Berechnung  60C  !B  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  I  u. 
5D4  E5  COMI  Vergleich  zwischen  Rl  und  unmittelbarem  Wert  60D  C6  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  I  u. 
5D5  OB  Wert  Wert  für  Vergleich  60E  53,  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  I  u. 
5D6  99  BCFR  springe  auf berechnete Adresse bei  CCO  und  CC!  60F  BF  Wert  Wert  zur Best.  der  Schlägergrundstellung .  Spiel  I  u. 
5D7  04  Wert Wert  für  Berechnung  6!0  21  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  I u . 
5DB  20  EORZ  Exklusiv-ODER zwischen  RO  und  RO,  RO  wird  gelöscht  611  5E  Wert  Wert  zur  Best .  der  Schlägergrundstellung .Spiel  I u . 
5D9  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  6!2  !B  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  2 u . 
5DA  IF  ADR  höherwertige  Adresse  6!3  C6  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  2 u . 
5DB  49  ADR  niederwertige  Adresse  6!4  4E  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  2  u. 
5DC  04  LODI  lade  RO  mit  unmittelbarem  Wert  6!5  BA  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  2 u . 
5DD  FA  Wert Wert  zum  Laden  6!6  25  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  2 u. 
5DE  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  617  61  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  2 u. 
5DF  IF  ADR  höherwertige  Adresse  6!B  BO  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  6 
5EO  OD  ADR  niederwertige  Adresse  6!9  BO  Wert  Wert  zur Bestimmung  der  Schl,ägergrundstellung  Spiel  6 
5El  cc  STRA  speichere RO  auf  absoluter Adresse  ab  6!A  50  Wert  Wert  zur  Bestimmung  der  Schlägergrundstellung  Spiel  6 
5E2  IF  ADR  höherwertige  Adresse  6!B  90  Wert  Wert  zur  Bestimmung  der  Schlägergrundstellung Spiel 6 
5E3  lD  ADR  niederwertige  Adresse  6!C  20  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  6 
5E4  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  61D  5F  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  6 
5E5  IF  ADR  höherwertige  Adresse  6!E  30  Wert  Wert  zur Bestimmung  der  Schlägex:grundstellung  Spiel 5 
5E6  2C  ADR  niederwertige  Adresse  6!F  CO  Wert  Wert  zur  Bestimmung  der  Schlägergrundstellung  Spiel  5 
5E7  04  LODI  lade  RO  mit  unmittelbarem Wert  620  50  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung Spiel 5 
5EB  50  Wert  Wert  zum  Laden  621  94  Wert  Wert  zur Bestimmung  der  Sch!ägergrundstell1.1ng  Spiel  5 
5E9  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  622  IC  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  5 
5EA  IF  ADR  höherwertige  Adresse  623  60  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  5 
5EB  52  ADR  niederwertige  Adresse  624  4B  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  7 u.  B 
5EC  04  LODI  lade  RO  mit  unmittelbarem  Wert  625  B4  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  7 u.  B 
5ED  65  Wert Wert  zum  Laden  626  BF  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  7 u.  B 
5EE  cc  STRA  speichere  RO  auf  absoluter  Adresse  ab  627  BF  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  7  u.  B 
5EF  IF  ADR  höherwertige  Adresse  62B  22  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  7  u.  B 
5FO  CO  ADR  niederwertige  Adresse  629  22  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  7 u.  B 
5Fl  06  LODI  lade  R2  mit  unmittelbarem  Wert  62A  21  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  9  u.  10 
5F2  02  Wert  Wert  zum  Laden  62B  BE  Wert  Wert  zur Best.  der Schlägergrundstellung  Spiel  9  u.  10 
5F3  Dl  RRL  schiebe  Rl  um  eine  Stelle nach  links  62C  E2  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  9  u.  10 
5F4  OD  LODA  lade  absolute  Adresse  auf  Rl  62D  BF  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  9  u.  10 
5F5  46  ADR  höherwertige  Adresse  62E  E2  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  9 u .  10 
5F6  54  ADR  niederwertige  Adresse  62F  BF  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  9  u.  10 
5F7  CE  STRA  speichere  R2  auf  absoluter Adresse  ab  630  !B  Wert  Wert  zur Best .  der  Schlägergrundstellung Spiel  11 
5FB  5F  ADR  höherwertige  Adresse  631  C4  Wert  Wert  z1.1r  Best .  der  Schlägergrundstellung  Spiel  11 
5F9  Cl  ADR  niederwertige Adresse  632  4B  Wert  Wert  zur Best.  der  Schlägergrundstellung  Spiel  11 
5FA  CE  STRA  speichere  R2  auf  absoluter  Adresse  ab  633  6B  Wert  Wert  zur Best .  der  Schlägergrundstellung  Spiel  11 
5FB  7F  ADR  höherwertige  Adresse  634  4B  Wert  Wert  zur  Bestimmung  der  Schlägergrundstellung  Spiel  11 
5FC  6C  ADR  niederwertige  Adresse  635  6B  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  11 
5FD  5A  BRNR  springe  auf  berechnete  Speicheradresse  636  !B  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  12 
5FE  75  Wert  Wert  für  Berechnung  637  C4  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  12 
5FF  17  RETC  Rücksprung  aus  Unterprogramm  63B  21  Wert  Wert  zur  Bestimmung  der  Schlägergrundstellung  Spiel  12 
600  0!  Wert  Wert  zur  Bestimmung  der  Spielbegrenzung  Spiel  I  639  BF  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  12 
601  0!  Wert  Wert  zur  Bestimmung  der  Spielbegrenzung  Spiel  2  63A  21  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  12 
199  602  BI  Wert  Wert  zur  Bestimmung, der Spielbegrenzung  Spiel  3  63B  BF  Wert  Wert  zur Bestimmung  der  Schlägergrundstellung  Spiel  12 Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
63C  00  Wert  Wert  für  Korrekturkoordinatlln  Spiel  1  675  52  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  10 
63D  06  Wert  Wert  für  Korrekturkoordinaten  'Spiel  2  676  7B  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  11 
63E  00  Wert  Wert  für  Korrekturkoordinaten  Spiel  3  677  A4  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  12 
63F  06  Wert  Wert  für  Korrekturkoordinaten  Spiel  4  678  FF  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
640  12  Wert  Wert  für  Korrekturkoordinaten  Spiel  5  679  FF  Wert Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
641  oc  Wert  Wert  für  Korrekturkoordinaten  Spiel  6  67A  AA  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
642  18  Wert  Wert  für  Korrekturkoordinaten  Spiel  7  67B  55  Wert Wert  für  Spielfeld  1  und  2  (rechts  breit) 
643  18  Wert  Wert  für  Korrekturkoordinaten  Spiel  8  67C  FF  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
644  lE  Wert  Wert  für  Korrekturkoordinaten  Spiel  9  67D  FF  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
645  lE  Wert  Wert  für Korrekturkoordinaten  Spiel  10  67E  00  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
646  24  Wert  Wert  für  Korrekturkoordinaten  Spiel  11  67F  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
647  2A  Wert  Wert  für  Korrekturkoordinaten  Spiel  12  680  00  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
648  79  Wert  Begrenzungsfarbe weiß  Hintergt'undfarbe  blau  Spiel  1  681  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
649  6C  Wert  Begrenzungsfarbe  gelb  Hintergrundfarbe  rot  Spiel  2  682  00  Wert  Wert  für  Spielfeld  1  und  2  (links breit) 
64A  7C  Wert  Begrenzungsfarbe  weiß  Hintergrundfarbe  rot  Spiel  3  683  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
64B  7D  Wert  Begrenzungsfarbe weiß  Hintergrundfarbe  violett  Spiel  4  684  00  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
64C  4F  Wert  Begrenzungsfarbe  rot  Hintergrundfarbe  weiß  Spiel  5  685  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
64D  OD  Wert  Begrenzfarbe  schwarz  Hintergrundfarbe  violett  Spiel  6  686  00  Wert  Wert  für  Spielfeld  1  und  2  (links breit) 
64E  79  Wert  Begrenzungsfarbe weiß  Hintergrundfarbe  blau  Spiel  7  687  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
64F  49  Wert  Begrenzungsfarbe  rot  Hintergrundfarbe  blau  Spiel  8  688  00  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
650  OD  Wert  Begrenzfarbe  schwarz  Hintergrundfarbe  violett  Spiel  9  689  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
651  68  Wert  Begrenzungsfarbe  gelb  Hintergrfarbe  schwarz  Spiel  10  68A  00  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
652  DA  Wert  Begrenzfarbe  schwarz  Hintergrundfarbe  grün  Spiel  11  68B  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
653  5F  Wert  Begrenzfarbe  violett  Hintergrundfarbe  weiß  Spiel  12  68C  00  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
654  09  Wert  Schläger  links:  ·gelb  Schläger  rechts:  gelb  Spiel  1  68D  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
655  05  Wert  Ball:  grün  Spiel  1  6BE  00  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
656  3E  Wert  Schläger  links:  schwarz  Schläger  rechts:  blau  Spiel  2  68F  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
657  00  Wert  Ball:  weiß  Spiel  2  690  00  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
658  36  Wert  Schläger  links:  blau  Schläger  rechts:  blau  Spiel  3  691  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
659  01  Wert  Ball:  gelb  Spiel  3  692  00  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
65A  29  Wert  Schläger  links: grün  Schläger  rechts:  gelb  Spiel  4  693  80  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
65B  01  Wert  Ball:  gelb  Spiel  4  694  FF  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
65C  12  Wert  Schläger  links:  violett  Schläger  rechts:  violett  Spiel  5  695  FF  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
65D  07  Wert  Ball:  schwarz  Spiel  5  696  AA  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
65E  09  Wert  Schläger  links:  gelb  Schläger  rechts:  gelb  Spiel  6  697  55  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
65F  00  Wert  Ball:  weiß  Spiel  6  698  FF  Wert  Wert  für  Spielfeld  1  und  2  (links  schmal) 
660  OB  Wert  Schläger  lin:ks:  gelb  Schläger  rechts:  weiß  Spiel  7  699  FF  Wert  Wert  für  Spielfeld  1  und  2  (rechts  schmal) 
661  05  Wert  Ball:  grün  Spiel  7  69A  00  Wert  Wert  für  Spielfeld  1  und  2  (links  breit) 
662  38  Wert  Schläger  links:  schwarz  Schläger  rechts:  weiß  Spiel  8  69B  00  Wert  Wert  für  Spielfeld  1  und  2  (rechts  breit) 
663  01  Wert  Ball:  gelb  Spiel  8  69C  FF  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
664  01  Wert  kein  Schläger  links  Schläger  rechts:  gelb  Spiel  9  69D  01  Wert  Wert  für  Erweiterung  der Begrenzungspunkte 
665  01  Wert  Ball:  gelb  Spiel  9  69E  00  Wert  Wert· für  Erweiterung  der  Begrenzungspunkte 
666  00  Wert  kein  Schläger  links  Schläger  rechts:  schwrz  Spiel  10  69F  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
667  03  Wert  Ball:  rot  SpieliD  6AO  3F  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
668  12  Wert  Schläger  links:  violett  Schläger  rechts:  violett  Spiel  11  6Al  FF  Wert  Wert  für  Spielfeld  3  und  4  (links  schmal) 
669  00  Wert  Ball:  weiß  Spiel  11  6A2  FE  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal) 
66A  1D  Wert  Schläger  links:  rot  Schläger  rechts:  grün  Spiel  12  6A3  80  Wert  Wert  für  Spielfeld  3  und  4  (links  breit) 
66B  05  Wert  Ball  grün  Spiel  12 
6A4  81  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit) 
66C  29  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  1 
6A5  80  Wert  Wert  für  Spielfeld  3  und  4  (links  schmal) 
66D  29  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  2 
6A6  81  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal) 
66E  52  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  3 
6A7  80  Wert  Wert  für  Spielfeld  3  und  4  (links  breit) 
66F  52  Wert  Korrekturwert  für  Spielfeld und  Kollisionen  Spiel  4 
6AB  81  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit) 
670  7B  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  5 
6A9  CO  Wert  Wert  für  Spielfeld  3  und  4  (links  schmal) 
671  7B  Wert  Korrekturwert für Spielfeld und  Kollisionen  Spiel 6 
6AA  06  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal) 
672  A4  Wert  Korrekturwert  für  Spielfeld  und Kollisionen  Spiel  7 
6AB  AO  Wert  Wert  für  Spielfeld  3  und  4  (links  breit) 
200 
673  A4  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  8 
6AC  85  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit) 
674  29  Wert  Korrekturwert  für  Spielfeld  und  Kollisionen  Spiel  9 
6AD  01  Wert  Wert  für  Spielfeld  3  und  4  (links  schmal) Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
6AE  BO  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal)  6E7  BI  Wert  Wert  für  Spielfeld  5  und  6  (rechts  schmal) 
6AF  21  Wert  Wert  für  Spielfeld 3  und  4  (links  breit)  6EB  BO  Wert  Wert  für  Spielfeld  5  und  6  (links  breit) 
6BO  C4  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit)  6E9  BI  Wert  Wert  für  Spielfeld  5  und  S  (rechts  breit) 
6Bl  01  Wert Wert  für  Spielfeld  3  und  4  (links  schmal)  6EA  FF  Wert  Wert  für  Spielfeld  5  und  S  (Hnks  schmal) 
6B2  BO  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal)  6EB  FE  Wert  Wert  für  Spielfeld  5  und  S  (rechts  schmal) 
6B3  21  Wert  Wert  für  Spielfeld  3  und  4  (links  breit)  SEC  FF  Wert  Wert  für  Spielfeld  5  und· S  (links breit) 
6B4  C4  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit)  SED  FE  Wert  Wert  für  Spielfeld  5  und  S  (rechts  breit) 
SB5  01  Wert  Wert  für  Spielfeld 3  und  4  (links  schmal)  SEE  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
SBS  BO  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal)  SEF  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
SB7  AO  Wert Wert  für  Spielfeld 3  und  4  (links  breit)  SFO  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
SBB  B5  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit)  SFI  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
SB9  CO  Wert Wert  für  Spielfeld 3  und  4  (links  schmal)  SF2  3B  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
SBA  06  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal)  SF3  BO  Wert  Wert  für  Spielfeld  7  und  B (links  schmal) 
SBB  BO  Wert  Wert  für  Spielfeld  3  und  4  (links  breit)  SF4  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
SBC  B1  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit)  SF5  BO  Wert  Wert  für  Spielfeld 7  und  B  (links  breit) 
SBD  BO  Wert  Wert  für  Spielfeld  3  und  4  (links  schmal)  SF6  01  Wert  Wert  für  Spielfeld 7  und  B  (rechts  breit) · 
SBE  B1  Wert  Wert  für  Spielfeld  3  und  4  (rechts  schmal)  6F7'  BO  Wert  Wert  für  Spielfeld  7  und  B  (links  schmal) 
SBF  BO  Wert  Wert  für  Spielfeld  3  und  4  (links  breit)  6FB  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
SCO  B1  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit)  SF9  BO  Wert  Wert  für  Spielfeld  7  und  B  (links breit) 
SC1  FF  Wert  Wert  für  Spielfeld  3  und  4  (links  schmal)  6FA  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  breit) 
SC2  FE  Wert  Wert  für  Spielfeld 3  und  4  (rechts  schmal)  6FB  BO  Wert  Wert  für·  Spielfeld  7  und  B  (links  schmal) 
SC3  00  Wert  Wert  für  Spielfeld  3  und  4  (links breit)  6FC  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
SC4  00  Wert  Wert  für  Spielfeld  3  und  4  (rechts  breit)  6FD  DO  Wert  Wert  für  Spielfeld 7  und B  (links  breit) 
SC5  oc  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  6FE  OB  Wert  Wert  für  Spielfeld  7  und  B  (rechts  breit) 
SCS  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  6FF  so  Wert  Wert  für  Spielfeld  7  und  B  (links  schmal) 
SC7  B9  Wert Wert  für  Erweiterung  der ·Begrenzungspunkte  700  oc  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
6CB  B9  Wert Wert  für Erweiterung  der  Begrenzungspunkte  701  BO  Wert  Wert  für  Spielfeld  7  und  B (Hnks  breit) 
SC9  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  702  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  breit) 
SCA  BO  Wert  Wert  für  Spielfeld 5  und  S  (links  schmal)  703  BO  Wert  Wert  für  Spielfeld  7  und  B (links  schmal) 
SCB  01  Wert  Wert  für  Spielfeld  5  und  6  (rechts  schmal)  704  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
sec  BO  Wert  Wert  für  Spielfeld  5  und  S  (links breit)  705  BO  Wert  Wert  für  Spielfeld  7  und  B  (Hnks breit) 
SCD  01  Wert  Wert  für  Spielfeld  5  und  S  (rechts  breit)  70S  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  breit) 
SCE  BO  Wert  Wert  für  Spielfeld  5  und  S  (links  schmal)  707  BO  Wert  Wert  für  Spielfeld  7  und  B  (links  schmal) 
SCF  01  Wert  Wert  für  Spielfeld 5  und  S  (rechts  schmal)  70B  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
SDO  BO  Wert  Wert  für  Spielfeld  5  und  6  (links breit)  709  BO  Wert  Wert  für  Spielfeld  7  und  B (links breit) 
SDl  01  Wert  Wert  für  Spielfeld 5  und  S  (rechts  breit)  70A  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  breit) 
SD2  BO  Wert  Wert  für  Spielfeld  5  und  6  (links  schmal)  70B  BO  Wert  Wert  für  Spielfeld  7  und  B  '(links  schmal) 
SD3  01  Wert  Wert  für  Spielfeld 5  und  6  (rechts  schmal)  70C  01  Wert  Wert  für  Spielfeld 7  und  B  (rechts  schmal) 
SD4  BO  Wert  Wert  für  Spielfeld  5  und  6  (links breit)  70D  BO  Wert  Wert  für  Spielfeld  7  und  B  (Hnks  breit) 
SD5  01  Wert  Wert  für  Spielfeld 5  und  S  (rechts  breit)  70E  01  Wert Wert  für  Spielfeld  7  und B  (rechts  breit) 
SDS  BO  Wert  Wert  für  Spielfeld  5  und  S  (links  schmal)  70F  00  Wert  Wert  für  Spielfeld 7  und B  (links  schmal) 
SD7  01  Wert  Wert  für  Spielfeld  5  und  S  (rechts  schmal)  710  00  Wert  Wert  für  Spielfeld 7  und  B  (rechts  schmal) 
SDB  CO  Wert  Wert  für  Spielfeld  5  und  S  (links  breit)  711  . BO  Wert  Wert  für  Spielfeld  7  und  B  (links  breit) 
SD9  03  Wert  Wert  für  Spielfeld  5  und  S  (rechts  breit)  712  01  Wert  Wert  für  Spielfeld  7  und  B  (rechts  breit) 
6DA  BO  Wert  Wert  für  Spielfeld  5  und  S  (links  schmal)  71 3  00  Wert  Wert  für  Spielfeld  7  und  B  (links  schmal) 
SDB  02  Wert  Wert  für  Spielfeld  5  und  6  (rechts  schmal)  714  00  Wert  Wert  für  Spielfeld  7  und  B  (rechts  schmal) 
SDC  BO  Wert  Wert  für  Spielfeld  5  und  6  (links  breit)  715  FF  Wert  Wert  für  Spielfeld  7  und  B  (links breit) 
SDD  01  Wert  Wert  für  Spielfeld  5  und  6  (rechts  breit)  716  FE  Wert  Wert  für  Spielfeld  7  und B  (rechts  breit) 
6DE  BO  Wert  Wert  für  Spielfeld  5  und  6  (links  schmal)  717  00  Wert  Wert  für Erweiterung  der Begrenzungspunkte 
6DF  01  Wert  Wert  für  Spielfeld 5  und  6  (rechts  schmal)  71B  00  Wert  Wert  für 'Erweiterung  der· Begrenzungspunkte 
6EO  BO  Wert  Wert  für Spielfeld 5  und  6  (links breit)  719  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
6E1  01  Wert  Wert  für  Spielfeld  5  und  6  (rechts  breit)  71A  00  Wert  Wert  für Erweiterung  der  Begrenzungspunkte 
6E2  BO  Wert  Wert  für  Spielfeld  5  und  6  (links  schmal)  71B  30  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
6E3  01  Wert  Wert  für  Spielfeld 5  und  6  (rechts  schmal)  71C  7F  Wert  Wert  für  Spielfeld 9  (links  schmal) 
6E4  BO  Wert  Wert  für  Spielfeld  5  und  6  (links  breit)  71D  FF  Wert  Wert  für  Spielfeld  9  (rechts  schmal) 
6E5  B1  Wert  Wert  für  Spielfeld 5  und  6  (rechts  breit)  71E  7F  Wert  Wert  für  Spielfeld 9  (Hnks  breit) 
201  6E6  BO  Wert  Wert  für  Spielfeld  5  und  6  (Hnks  schmal)  71F  FA  Wert  Wert  für  Spielfeld 9  (rechts  breit) Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
720  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  759  40  Wert  Wert  für  Spielfeld  10  (links  schmal) 
721  00  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  75A  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal) 
722  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  75B  7F  Wert  Wert  für  Spielfeld  10  (links  breit) 
723  FA  Wert  Wert  für  Spielfeld  9  (rechts  breit)  75C  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit) 
724  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  75D  40  Wert  Wert  für  Spielfeld  10  (links  schmal) 
725  00  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  75E  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal) 
726  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  75F  7F  Wert Wert  für  Spielfeld  10  (links  breit) 
727  FA  Wert Wert  für  Spielfeld 9  (rechts  breit)  760  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit) 
72B  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  761  40  Wert Wert  für  Spielfeld  10  (links  schmal) 
729  00  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  762  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal) 
72A  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  763  7F  Wert  Wert  für  Spielfeld  10  (links  breit) 
72B  FA  Wert  Wert  für  Spielfeld  9  (rechts  breit)  764  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit) 
72C  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  765  7F  Wert  Wert  für  Spielfeld  10  (links  schmal) 
72D  00  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  766  FE  Wert  Wert  für  Spielfeld  10  (rechts  schmal) 
72E  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  767  00  Wert  Wert  für  Spielfeld  10  (links  breit) 
72F  FA  Wert  Wert  für  Spielfeld  9  (rechts  breit)  76B  00  Wert  Wert  für  Spielfeld  10  (rechts  breit) 
730  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  769  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
731  00  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  76A  00  Wert  Wert. für Erweiterung  der  Begrenzungspunkte 
732  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  76B  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
733  FA  Wert  Wert  für  Spielfeld  9  (rechts  breit)  76C  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
734  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  76D  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte 
735  00  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  76E  7F  Wert Wert  für  Spielfeld  11  (JJnks  schmal) 
736  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  76F  FE  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
737  FA  Wert  Wert  für  Spielfeld  9  (rechts  breit)  770  3C  Wert  Wert  für  Spielfeld  11  (links  breit) 
73B  40  Wert  Wert  für  Spielfeld  9  (links  schmal)  771  1E  Wert  Wert  für  Spielfeld  11  (rechts  breit) 
739  00  Wert  Wert  für  Spielfeld 9  (rechts  schmal)  772  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
73A  7F  Wert  Wert  für  Spielfeld  9  (links  breit)  773  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
73B  FA  Wert  Wert  für  Spielfeld 9  (rechts  breit)  774  3C  Wert  Wert  für  Spielfeld  11  (links  breit) 
73C  7F  Wert  Wert  für  Spielfeld  9  (links  schmal)  775  1E  Wert  Wert  für  Spielfeld  11  (rechts ·breit) 
73D  FF  Wert  Wert  für  Spielfeld  9  (rechts  schmal)  776  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
73E  00  Wert  Wert  für  Spielfeld  9  (links breit)  777  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
73F  00  Wert  Wert  für  Spielfeld  9  (rechts  breit)  77B  3C  Wert  Wert  für  Spielfeld  11  (links  breit) 
740  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  779  1E  Wert  Wert  für Spielfeld  11  (rechts  breit) 
741  00  We•·t  Wert  für  Erweiterung  der  BegrenzungspunktP.  77A  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
742  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  77B  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
743  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  77C  3C  Wert  Wert  für  Spielfeld  11  (Unks  breit) 
744  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  77D  1E  Wert  Wert  für  Spielfeld  11  (rechts  breit) 
745  7F  Wert  Wert  für  Spielfeld  10  (links  schmal)  77E  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
746  FE  Wert  Wert  für  Spielfeld  10  (rechts  schmal)  77F  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
747  7F  Wert  Wert  für  Spielfeld  10  (links  breit)  7BO  3C  Wert  Wert  für  Spielfeld  11  (links  breit) 
74B  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit)  7B1  1E  Wert  Wert  für  Spielfeld  11  (rechts  breit) 
749  40  Wert  Wert  für  Spielfeld  10  (links  schmal)  7B2  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
74A  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal)  7B3  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
74B  7F  Wert  Wert  für  Spielfeld  10  (links  breit)  7B4  3C  Wert  Wert  für  Spielfeld  11  (Unks  breit) 
74C  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit)  7B5  1E  Wert  Wert  für  Spielfeld  11  (rechts  breit) 
74D  40  Wert  Wert  für  Spielfeld  10  (links  schmal)  7B6  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
74E  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal)  7B7  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
74F  7F  Wert  Wert  für  Spielfeld  10  (links  breit)  7BB  3C  Wert  Wert  für  Spielfeld  11  (Unks  breit) 
750  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit)  7B9  1E  Wert  Wert  für  Spielfeld  11  (rechts  breit) 
751  40  Wert  Wert  für  Spielfeld  10  (links  schmal)  7BA  00  Wert  Wert  für  Spielfeld  11  (links  schmal) 
752  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal)  7BB  BO  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
753  7F  Wert  Wert  für  Spielfeld  10  (links  breit)  7BC  3C  Wert  Wert  für  Spielfeld  11  (links  breit) 
754  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit)  7BD  1E  Wert  Wert  für  Spielfeld  11  (rechts  breit) 
755  40  Wert  Wert  für  Spielfeld  10  (links  schmal)  7BE  7F  Wert  Wert  für Spielfeld  11  (links  schmal) 
756  00  Wert  Wert  für  Spielfeld  10  (rechts  schmal)  7BF  FE  Wert  Wert  für  Spielfeld  11  (rechts  schmal) 
202 
757  7F  Wert  Wert  für  Spielfeld  10  (links  breit)  790  00  Wert  Wert  für  Spielfeld  11  (Unks breit) 
75B  FE  Wert  Wert  für  Spielfeld  10  (rechts  breit)  791  00  Wert  Wert  für  Spielfeld  11  (rechts breit) Adresse  Inhalt  Bemerkung  Adresse  Inhalt  Bemerkung 
792  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  7CB  14  Wert  Schlägerform  für  Spiel  6 
793  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  7CC  OA  Wert  Schlägerform  für  Spiel  7 
794  00  Wert  Wert  für  Erweiterung  der Begrenzungspunkte  7CD  14  Wert  Schlägerform  für  Spiel  8 
795  00  Wert  Wert  für  Erweiterung  der Begrenzungspunkte  7CE  OA  Wert  Schlägerform  für  Spiel  9 
796  OB  Wert  Wert  für  Erweiterung  der Bgerenzungspunkte  7CF  OA  Wert  Schlägerform  für  Spiel  10 
797  7F  Wert  Wert  für  Spielfeld  12  (links  schmal)  7DO  OA  Wert  Schlägerform  für  Spiel  II 
798  FE  Wert  Wert  für  Spielfeld  12  (rechts  ·schmal)  7D!  OA  Wert  Schlägerform  für  Spiel  12 
799  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7D2  00  Wert  Breite  der  Schläger 
79A  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7D3  !0  Wert  Breite  der  Schläger 
79B  00  Wert  Wert  für  Spielfeld  12  (links  schmal)  7D4  !0  Wert  Breite  der  Schläger 
79C  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7D5  !0  Wert  Breite  der  Schläger 
79D  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7D6  !0  Wert  Breite  der  Schläger 
79E  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7D7  !0  Wert  Breite  der  Schläger 
79F  00  Wert  Wert  für  Spielfeld  12  (links  schmal)  7DB  !0  Wert  Breite  der  Schläger 
7AO  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7D9  !0  Wert  Breite  der  Schläger 
7A!  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7DA  00  Wert  Breite  der  Schläger 
7A2  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7DB  00  Wert  Breite  der  Schläger 
7A3  00  Wert  Wert  für  Spielfeld  12  (links  schmal)  7DC  00  Wert  Breite  der  Schläger 
7A4  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7DD  00  Wert  Breite  der  Schläger 
7A5  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7DE  00  Wert  Breite  der  Schläger 
7A6  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7DF  00  Wert  Breite  der  Schläger 
7A7  00  Wert  Wert  für  Spielfeld  12  (links  schmal)  7EO  7E  Wert  Schlägerform  für  Spiel  6 
7AB  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7E!  7E  Wert  Schlägerform  für  Spiel  6 
7A9  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7E2  7E  Wert  Schlägerform  für  Spiel  6 
7AA  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7E3  00  Wert  Schlägerform  für  Spiel  6 
7AB  00  Wert  Wert  für  Spielfeld  12  (links  ..  schmal)  7E4  00  Wert  Schlägerform  für  Spiel  6 
7AC  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7E5  00  Wert  Schlägerform  für  Spiel 6 
7AD  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7E6  00  Wert  Schlägerform  für  Spiel 6 
7AE  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7E7  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7AF  00  Wert  Wert  für  Spielfeld  12  (links  schmal)  7EB  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7BO  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7E9  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7B!  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7EA  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7B2  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7EB  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7B3  00  Wert  Wert  für  Spielfeld  12  (links  schmal)  7EC  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7B4  80  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7ED  BI  Wert  Schlägerabstand  für  Spiel  2  und  4 
7B5  3F  Wert  Wert  für  Spielfeld  12  (links  breit)  7EE  00  Wert  Schlägerabstand  für  Spiel  2  und  4 
7B6  FE  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7EF  00  Wert  Schlägerabstand  für Spiel  2  und  4 
7B7  7F  Wert  Wert  für  Spielfeld  12  (links  schmal)  7FO  00  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  I 
7BB  FE  Wert  Wert  für  Spielfeld  12  (rechts  schmal)  7F!  00  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  2 
7B9  00  Wert  Wert  für  Spielfeld  12  (links breit)  7F2  00  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  3 
7BA  00  Wert  Wert  für  Spielfeld  12  (rechts  breit)  7F3  00  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  4 
7BB  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  7F4  04  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  5 
7BC  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  7F5  oc  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  6 
7BD  00  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  7F6  04  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  7 
7BE  00  Wert  Wert  für  Erweiterung  der Begrenzungspunkte  7F7  oc  Wert  Darstellungsform  der Ziffernanzeige  für  Spiel  8 
7BF  OB  Wert  Wert  für  Erweiterung  der  Begrenzungspunkte  7FB  82  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  9 
7CO  0!  Wert  Wert  für  Punkterzeugung  7F9  82  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  10 
7C!  0!  Wert Wert  für  Punkterzeugung  7FA  00  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  II 
7C2  50  Wert  Wert  für  Punktstart  7FB  82  Wert  Darstellungsform  der  Ziffernanzeige  für  Spiel  12 
7C3  FO  Wert  Wert  für  Punktstart  7FC  00  frei 
7C4  58  Wert  Wert  für  Punktstart  7FD  00  frei 
7C5  FO  Wert  Wert für  Punktstart  7FE  00  frei 
7C6  OA  Wert  Schlägerform  für  Spiel  I  7FF  00  frei 
7C7  JE  Wert  Schlägerform  für  Spiel  2 
7CB  OA  Wert  Schlägerform  für  Spiel  3 
7C9  JE  Wert  Schlägerform  für  Spiel  4 
203  7CA  OA  Wert  Schlägerform  für  Spiel  5 204 
4. Anhang 
Gesamtstückliste für die TV-Computerspiele 
1  Mikroprozessor 2650A (nur schnelle Version) 
1  programmierbares Video-Interface 2636 
1  PAL-Generator 2621 
2  EPROM  2708 oder 
1  EPROM  2716 
1  74LSOO 
2  74LS04 
1  74LS08 
1  74LS109 
3  74LS113 
2  74LS136 
1  74LS156 
2  74LS251 
1  74LS258 
1  74LS378 
1  4053 
3  Operationsverstärker 741 
Spannungsregler 7805 
Spannungsregler 78L05 
Spannungsregler 78L06 
Spannungsregler 78M 12 
1  Schnittband-Transformator SM55/12-12/0,8 
2  Gleichrichter B40C1500 
Quarz mit 8,867238 MHz 
1  Kondensator 2200 !J.F/40 V 
1  Kondensator 470  !J.F/40 V 
3  Kondensatoren  100 !J.F/16 V 
2  Kondensatoren 22  !J.F/16 V 
1  Kondensator 10 ~tF/16  V 
4  Kondensatoren  1 !J.F/16 V 
6  Kondensatoren 0,1  11F  bzw.  1  00 nF 
5  Kondensatoren 22 nF 
1  Kondensator 15 nF 
1  Kondensator 10 nF 
1  Kondensator 220 pF 
7  Kondensatoren 74 pF 
1  Kondensator 27 pF 
1  Kondensator 22 pF 
1  Kondensator 18 pF 
1  Kondensator 2,2 pF Gesamtstückliste für die TV-Computerspiele 
1  Trimmkondensator 1,8 pF  ... 35 pF 
1  Trimmkondensator 4 pF ... 70 pF 
Festinduktivität 22 f.LH 
Trim mpoti 500 Q 
Einsteller 1 kQ 
2  Trimmpoti 5 kQ 
1  Trimmpoti  10 kQ 
Widerstand 1  00 Q 
1  Widerstand 220 Q 
3  Widerstände 470 Q 
2  Widerstände 680 Q 
1  Widerstand 820 Q 
18  Widerstände 1 kQ 
1  Widerstand 1,5 kQ 
3  Widerstände 2,2 Q 
1 Widerstand 3,3  kQ 
2  Widerstände 3,9 kQ 
15  Widerstände 4,  7 kQ 
1  Widerstand 8,2 kQ 
7  Widerstände 1 0 kQ 
2  Widerstände 15 kQ 
1  Widerstand 33 kQ 
2  Widerstände 68 kQ 
3  Widerstände 1  00 kQ 
1  Widerstand 820 kQ 
4  Widerstände 1 MQ 
1  Widerstand 1,5 MQ 
2  Widerstände 3,9 MQ 
1  Widerstand 8,2 MQ 
1  Widerstand  10 MQ 
Transistor 8C238 
5  Transistoren 8C239 
1  Transistor 8C309 
1  Transistor 8F254 
7  Dioden  1  N914 oder 1  N4148 
1  Z-Diode ZD4, 7 
1  Kapazitätsdiode 88142 
205 206 
Literaturverzeichnis 
Einführung in die Digitaltechnik 
(1)  H.  Bernstein: Handbuch  der TTL-Technik Teil  2- Logik-
familien.  2.,  überarbeitete  Aufl.,  Frech-Verlag  Stuttgart, 
TOPP-Band 116. 
(2)  H.  Bernstein: Handbuch der TTL-Tect:mik Teil 3 - Grund-
schaltungen.  2.,  überarbeitete Aufl.,  Frech-Verlag  Stutt-
gart, TOPP-Band 177. 
(3) H.  Bernstein: Handbuch der TTL-Technik Teil  5- Zähler, 
Frequenzteiler,  Zähleinheiten.  Frech-Verlag  Stuttgart, 
TOPP-Band  119. 
Mikroprozessoren und Programmierung 
(4)  H.  Berr"istein:  Hochintegrierte  Digitalschaltungen  und 
Mikroprozessoren. Pflaum-Verlag München, ISBN 3-7905-
0272-3. 
Weitere  Bücher  von  H.  Bernstein  in  der  TOPP  Buchreihe 
Elektronik: 
Einführung in die Digitaltechnik 
Handbuch  der TTL-Technik Teil  1 - Schaltalgebra,  2.,  über-
arbeitete Aufl., TOPP-Band  115. 
Handbuch  der  TTL-Technik  Teil  4 - Schaltungen  mit  Flip-
Flops, TOPP-Band  118. 
Integrierte  Uhrenschaltungen  in  TTL-Technik,  TOPP-Band 
127-128.  Sc 
Ve 
Einführung in die Mikroprozessortechnik  mi 
TTL-Mikroprozessor-System, TOPP-Band  161. 
ln Vorbereitung: 
Optoelektronik, TOPP-Band 120. 
Decoder- und Multiplexerschaltungen, TOPP-Band  121 
Fernsehspiele in Schwarz-Weiß und in Farbe, TOPP-Band 168. 
(C 
trE 
ar :r-
p-
td 
-166/167 
Bernstein, TV-Computerspiele 
Schaltzeichen der digitalen Informationsverarbeitung-
Vergleich der alten DIN-Norm, 
mit der neuen DIN-Norm Nr. 407000 
(Die  Tabelle  enthält  lediglich  die  in  diesem  Buch  auf-
tretenden  Schaltzeichen  der  digitalen  lnformationsver-
3.  arbeitung.) 
I 
!NV 
AND 
NANO 
..... 
~  0 
~ 
OR 
NOR 
E.XOR 
RS-
II) 
Q.. 
0 
G: 
Ii 
0-
lJ.. 
JK-
neu  alt 
----Ef--- ~ 
I 
=0-- ==1>---
~  =D-
=9---- =V-
I 
==8- =D-
=&- =t>-
'--=[J='  R  1R  Q 
:=fJ=: 
'=tJ='  '-=B]='  C  ·  C1  c  -
i5  Q 
' ~' ,~,  C  C1  c  -
K  1K  - -Ö  K  Q 
207
